CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .21 .22 .23 .24 .25 2926.27 .28 .29 .30 .31 ... 4323 »
  1. Cc2500SpiMaster

    0下载:
  2. SPI controller for CC2500 RF transceiver from TI
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:19.34kb
    • 提供者:Mahadevan
  1. multiplier-ROM--FIFO-memory

    0下载:
  2. 布斯,阵列乘法器,加减交替除法器,以及ROM存储器,FIFO存储器-Booth, array multiplier, divider alternately add and subtract, and ROM memory, FIFO memory
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:19.3kb
    • 提供者:ZY
  1. c54x

    0下载:
  2. c54x的VeriLog程序代码 也是opencoreip
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:19.3kb
    • 提供者:陈勇
  1. T4_sdram_control

    0下载:
  2. verilog语言 利用FPGA控制SDRAM,相信很多朋友都需要 快下载吧
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:19.3kb
    • 提供者:杜菲
  1. my_fifo_vhdl

    0下载:
  2. XILINX的FPGA实现的双口ram源码,可作为dsp\\SDRAM和pci桥接作用,可直接使用,实际工程通过。-XILINX FPGA Implementation of the dual-port ram source, as dsp \\ SDRAM and pci bridge, and can be used directly, through practical projects.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:19.3kb
    • 提供者:朱效志
  1. booth_mul

    2下载:
  2. 一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法,简化了部分积的符号扩展,采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元,整个设计用VHDL语言实现。-a 16 to be completed with symbols / unsigned multiplication of the number of binary multipliers. The multiplier used to impr
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:19.29kb
    • 提供者:*
  1. onepulse

    0下载:
  2. VHDL code for generate one pulse signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:19.28kb
    • 提供者:
  1. a

    0下载:
  2. 函数发生器由波形选择开关控制波形的输出,分别能输出方波、三角波、正弦波波形-Function generator waveform by the waveform selector switch control output, respectively, can output square wave, triangle wave, sine wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:19.28kb
    • 提供者:张木月
  1. Verilog_FIFO_ram

    1下载:
  2. 一个可以综合的Verilog 写的FIFO存储器,word格式
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:19.26kb
    • 提供者:hjx
  1. mux

    0下载:
  2. A Mux example written in VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-27
    • 文件大小:19.26kb
    • 提供者:Matheus
  1. pwm

    0下载:
  2. 基于stc12c5a60s2单片机的输出PWM波形-out pwm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:19.26kb
    • 提供者:zhujing
  1. cnt10

    0下载:
  2. 十进制计数器 只使用信号量 非使用变量 -failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:19.26kb
    • 提供者:wujae
« 1 2 ... .21 .22 .23 .24 .25 2926.27 .28 .29 .30 .31 ... 4323 »
搜珍网 www.dssz.com