资源列表
code_VHDL
- 无流水无cache的cpu代码，基于verilog，CPU 芯片的主频是 15.3MHz,FPGA 器件的资源占用率为 28 -cpu code with no water nor cache
46-tingji
- : The operation of this program by the IIC protocol DAAD chip, read the potentiometer voltage through the LCD display and analog output, LED brightness gradient directions
danpianji
- 单片机89S51芯片的schdoc模板，方便利用pcb进行单片机的开发工作。方便利用pcb进行设计。-The the microcontroller 89S51 chip schdoc templates, convenient to microcontroller development with pcb. Convenient use of the pcb design.
Chapter7-Sample
- SAA7113 ＦＰＧＡ开发实例，非常经典-The SAA7113 FPGA development examples, very classic
UART-VHDL-Example-Code-for-an-FPGA-or-ASIC-from-n
- UART code using VHDL for FPGA or ASIC
PS2KEY
- 用VERILOG语言实现的PS2键盘的读取键码程序-PS2 KEY DRIVER
usbcontrooler
- crc5 bolck in usb contreoller
manchester_verilog
- 曼彻斯特编解码Verilog代码 非常好的 速度快，而且资源占用少。
AES加密的VHDL源码
- 用VHDL语言实现的AES加密算法的源代码，已经在硬件上下载运行实现了。
chipscope_Tx-Rx
- chipscope analysis of mini uart module including counter for spartan 3e
adder
- 加法器程式設計,這是利用verilog寫的-adder
jpeg
- 一个较小的JPEG解码程序，所有代码都在一个源文件中-A smaller JPEG decoding process, all the code in a source file