资源列表
WaveGenerate
- 压缩包里面好友一个word文件，文件介绍了用VHDL语言设计波形发生器-pacage have a word file,introduce the methed to generate wave
Tug-of-War-Game
- 拔河游戏机需要9个发光二极管排成一行，开机后只有中间一个亮点，以此作为拔河的中间线，游戏双方各持一个按键，迅速、不断地按动产生脉冲，哪方按得快，亮点就向哪方移动，每按一次，亮点移动一次。移到任一方二极管的终端，该方获胜，此时双方按键均无作用，输出保持，只有经复位后才能使亮点恢复到中心线。-Tug of War game 9 LEDs need to line up, the boot after only a bright spot in the middle as the middle lin
Programmedwaveform
- 波形发生程序,需要的朋友可以下栽下来-Programmed waveform need to be a friend to see下栽down
1
- 毕业设计手册模版--数字滤波器的FPGA实现南才北往 毕业设计手册模版--数字滤波器的FPGA实现南才北往 -Graduation project handbook template- the FPGA realization of digital filters to the north to the south graduated from Design Manual template- the FPGA realization of digital filters to the nort
generalpurposemicroprocessors
- vhdl编程国外教程，英文版，通用处理器架构编写-vhdl programming tutorial abroad, in English, general-purpose processor architectures to prepare
vga_interface_requiring_core_regeneration
- vga interface with text rom. font size 80x40. core need core regeneration.
Verilog-Divide-by-3-Counter
- Verilog Divide by 3 Counter
BoXingFaSheng
- 多功能波形发生器VHDL程序与仿真 功能：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 --A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 --各种波形的线形叠加输出。 --说明： SSS（前三位）和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、 --幅度(基准幅度A)的调节均是通过up、down、set按键和4个BCD码置入器以及一 --个置入档位控制信号（ss）完成的（AMP的调节范围是0~5V，调节量
key
- verilog HDL硬件语言的按键扫描程序，很精简准确，十多次试验的总结与积累-verilog HDL language key scanner hardware, very concise accurate summary of a dozen experiments and the accumulation of
led
- ISE开发软件、spartan3e开发板，左右两个按键控制8个发光二极管的左右移动点亮-Eight light-emitting diode the ISE development software, spartan3e, development board, around two button control and move around lit
uart
- IIS代码，来源于黄毅的system on chip与源代码分析-IIS code, Huang Yi the system on chip and source code analysis
rs232
- 异步串行传输的verilog hdl 功能文件以及测试文件-The verilog hdl source and the testbench of asynchronous serial transmission