CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .98 .99 .00 .01 .02 3103.04 .05 .06 .07 .08 ... 4323 »
  1. AVR

    0下载:
  2. FPGA transponder program in AVR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:9.67kb
    • 提供者:Ayon
  1. USBandFPGAjiekou

    0下载:
  2. USB与FPGA接口的程序设计。里面是所有的源文件都经本人测试可以用,放心下载吧-USB interface with the FPGA programming. Inside are all the source files have been tested, I can use, rest assured that you download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:9.67kb
    • 提供者:
  1. FPGADDS

    0下载:
  2. 基于FPGA的DDS信号发生器的简单实现。DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合快速跳频通信的要求。 -FPGA-based signal generator DDS simple to achieve. DDS (direct digital synthesis) is a rapidly in recent years developed a new method of frequency sy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:9.67kb
    • 提供者:洪利平
  1. GM00

    0下载:
  2. 属于高斯算法的顶层文件,包含了很多的模块,以及噪声的消除等,把算法的流程很清楚的列出来-Gaussian algorithm for top-level file contains a lot of modules, as well as noise cancellation, the process of the algorithm clearly listed..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:9.67kb
    • 提供者:luogui
  1. ad-kongzhi

    0下载:
  2. 主要用于ad的控制,包括时钟的设置和输出地址的控制。-Mainly used for the control of AD, including the clock settings and the output address of the control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:9.67kb
    • 提供者:
  1. USBInterfacewithFPGA

    0下载:
  2. 基于USB接口并用FPGA控制的系统,实现实施的数据传输和调试-USB Interface with FPGA based control system to realize the implementation of data transfer and debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:9.67kb
    • 提供者:周志法
  1. bianma

    0下载:
  2. 曼切斯特编码器的有一种verilog实现,附带有仿真波形,和时序分析-verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:9.67kb
    • 提供者:王治民
  1. Desktop

    0下载:
  2. 产生单脉冲对于复位很有用,希望对大家有用-Produce a single pulse
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:9.66kb
    • 提供者:sujian
  1. RS232C_Verilog.rar

    0下载:
  2. rs232c 的verilog hdl 源码,验证可用,利于大的系统集成。,The codes of verilog hdl for RS232C, its useful characteristic can be integrated in a big system.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:9.66kb
    • 提供者:huangbin
  1. aes

    0下载:
  2. Improved Method to Increase AES system Speed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:9.66kb
    • 提供者:ramana
  1. bixiang

    0下载:
  2. 程序的主要功能是实现两个波形的相位比较,并把输方波。-The main function of the program is to achieve the phase comparison of the two waveforms, and the transmission of the square wave.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:9.66kb
    • 提供者:
  1. DAstate

    0下载:
  2. 状态机,用FPGA控制DA发送串行指令方案-State machine, with the FPGA to send the serial command control program of DA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:9.65kb
    • 提供者:here
« 1 2 ... .98 .99 .00 .01 .02 3103.04 .05 .06 .07 .08 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭