CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .41 .42 .43 .44 .45 3246.47 .48 .49 .50 .51 ... 4323 »
  1. chapter4

    0下载:
  2. Verilog HDL的通信系統源代码范例
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.87kb
    • 提供者:吳郭魚
  1. Analog_AD

    1下载:
  2. 通过先将数据预存到ROM中,该代码模拟芯片AD9942的工作时序,用ROM中的数据作为输入,产生AD转化后的数据-Data through the first stored in the ROM, the simulation of the code chip AD9942 timing, the ROM data as input, generate data after AD conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:5.87kb
    • 提供者:张明
  1. or

    0下载:
  2. or gate implementation in vhdl.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:5.86kb
    • 提供者:aryan
  1. pingppangqiuyouxiji

    0下载:
  2. 1、设计一个由甲、乙双方参赛,有裁判的3人乒乓球游戏机。 2、用8个(或更多个)LED排成一条直线,以中点为界,两边各代表参赛双方的位置,其中一只点亮的LED指示球的当前位置,点亮的LED依此从左到右,或从右到左,其移动的速度应能调节。 3、当“球”(点亮的那只LED)运动到某方的最后一位时,参赛者应能果断地按下位于自己一方的按钮开关,即表示启动球拍击球。若击中,则球向相反方向移动;若未击中,则对方得1分。 4、一方得分时,电路自动响铃3秒,这期间发球无效,等铃声停止后方能继续比赛。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:5.86kb
    • 提供者:郭丹
  1. WallaceTreeImplementationInVHDL

    0下载:
  2. Wallace Tree Implementation in VHDL WT is one of the fastest way to implement multiplication of numbers in hardware design. (Optimized version) Tested in Altera 3.5u board by MonteCristo (H.U.T)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:5.86kb
    • 提供者:montecristo
  1. 67506232

    0下载:
  2. 8位加法器的原代码,主要内容下载看了就知道-8-bit adder of the original code, the main contents of Download read on to know
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.86kb
    • 提供者:hbei
  1. VGA_COLOUR

    0下载:
  2. vga CONTROL ip核,请大家下载试用-vga CONTROL ip nuclear
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:5.85kb
    • 提供者:智日
  1. booth_recoding

    0下载:
  2. fpga implementation of booth recoding algorithm using verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.85kb
    • 提供者:karthick
  1. bianbuchangjiajiancount

    0下载:
  2. 源码,VHDL语言编写的可变步长加减计数器-VHDL language variable-step addition and subtraction counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.85kb
    • 提供者:
  1. fpgashixiantongxin

    0下载:
  2. 提出了一种利用FPGA技术解决ARINC429通信的实现方案,该方案不仅使国内的ARINC429通信设备摆脱了对国外ASIC电路的依赖,还降低了设备成本,并且克服了国外ASIC电路的不足,实现了任意长度数据帧的群收和*功能,具有较好的应用前景。利用该方案研制的ARINC429数据通信卡,已成功应用于空空导弹测控设备中。 -A use of FPGA technology to solve ARINC429 Communication program, which not only make
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:5.85kb
    • 提供者:佘斌
  1. LineEngine_tpf4

    0下载:
  2. Designing a Line Engine for CPU in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:5.84kb
    • 提供者:Mike R
  1. pinlvji

    0下载:
  2. 简单的数字频率计,source为输入,可以测量其频率,在maxplux中使用,需要标准的1hz时钟信号。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.84kb
    • 提供者:xzy
« 1 2 ... .41 .42 .43 .44 .45 3246.47 .48 .49 .50 .51 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭