资源列表
spartan3
- 基于xilinx公司的FPGA开发板spartan3的一个用键盘控制vga输出的vhdl源代码程序,可以实现高清晰的视频输出.
Chapter-3
- Verilog数字系统设计教程(第2版)”这本书的思考题没有答案，要多做实验和仿真-• Source code of designs in chapters 1 to 8. • Chapter 8 designs include the SAYEH processor, its C Compiler, and its Sort program run files. • Several Designs, including SAYEH, that are
FPGA 数字电压表
- 基于FPGA的数字电压表的VHDL设计两种语言设计
vedio
- VHDL设计的高速图像采集模块源码，离散余弦变换，图像压缩与编码源码
graphicallcd_latest.tar
- grapic automatically delete the directory of debug and directory of debug
i2c_master_bit_ctrl0002
- 基于VHDL的I2C程序0002,很不错的论文及程序，，大家快下啊-based on the I2C procedures VHDL 0002, a very good paper and procedures, we quickly under ah
APB
- It s the verilog source code for AMBA APB 2.0 Slave
ROM-FOFO
- ROM,FIFO，寄存器等各种存储器VHDL语言实现，已经用FPGA下载实现了-ROM, FIFO, registers and other memory VHDL language has been implemented with the FPGA Download
vlsi_lab_programs
- this contains the program on verilog-this contains the program on verilog
BPSK
- 用于BPSK调制的自行设计，说明如下： 1.matlab.txt中的程序是matlab平台下的.mat格式。目的是输出一个64*4的矩阵，矩阵的每个元素都为0~255间的整数。矩阵每行的四个数是一个码元的四个抽样点的量化值。但由于当前码元通过升余弦滤波系统时，受到前后共6个码元的共同影响，所以是由6个码元共同决定。这6个码元是随机的，可能是0也可能是1（双极性时可能是-1也可能是+1），故6个码元共2^6=64种情况，所以产生的矩阵是64*4。最后逐行输出这256个数。 2.
project
- convolutional encoder vhdl code, rate 1/2, k=3
verilog_ps2
- verilog调通ps/2接口键盘，用键盘测试过，可以用。-ps/2 interface keyboard verilog tune pass the test can be used with the keyboard.