资源列表
ddr2_sodimm_x64_333MHz_hp2
- DDR2内存条（sodimm封装）的控制器设计-DDR2 controller for sodimm
OpticalFiber
- 利用VHDL语言编写的光纤通信，将上位机的命令通过主站处理后，用光纤发送到从站。-VHDL language using fiber-optic communication, the host computer commands through the main points are treated, the fiber is sent to from the station.
PLL
- 基于FPGA的锁相环应用，原理图输入法，较为直观，锁相的效果无抖动-FPGA-based PLL applications, schematics input method, more intuitive, the effect of jitter PLL
based-nRF2401system-design
- 基于NRF240的无线接收模块 基于msp430单片机实现的低功耗产品-Low-power wireless receiver module NRF240 msp430 microcontroller
FIR-filter-using-fpga-design
- 基于FPGA的高阶FIR滤波器设计4有matlab设计步骤 4.3更详细 第六章量化系数实例-FIR using FPGA ，QuartusII software
DE0_Default
- 友晶公司开发板DE0板载资源的演示程序，新手可以用来看看Verilog语言语法示例-Friends of the crystal plate DE0 onboard resources, developed a demonstration program, novice Verilog language syntax can be used to look at an example
SPI接口Verilog实现
- 里面有主机发送模块和从机接收模块。主机发送32位16进制数（一位一位发送），工作在模式0。压缩文件内代码可直接运行，另附上testbench文件可以进行modelsim仿真。此代码根据论坛里一位大哥的代码改编，后来找不到是谁了。。。使用状态机编写主机的发送模块，由于项目仅仅需要主机发送所以从机的接收模块没有写成32位的，但是代码风格清晰，可以直接修改，复写率极高且非常好理解！
Spartan-3E-user-guide
- spartan 3e实验板较详细的介绍，包括整体介绍，功能分析和外设等-spartan 3e experiment board described in detail, including the overall introduction, functional analysis and peripherals
try04
- ＸＩＬＩＮＸ公司的ＥＤＫ程序，用于练习连接各输入输出管脚配置-XILINX EDK company procedures for the practice to connect the input and output pin configuration
signal-generator
- 入门级。正弦信号发生器，很详细,是老师给的，已经调试过，，nois2-for basic learner， sine signal generator
clock
- 数字计时器的vhdl实现，quartus 和 modelsim 仿真-Digital timer vhdl achieve quartus and modelsim simulation
MAC_MP3_Hardware
- MPeg audio encoder/decoder codes