CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .61 .62 .63 .64 .65 3766.67 .68 .69 .70 .71 ... 4323 »
  1. 自动售货机

    0下载:
  2. 先投入一定数目货币,然后根据货币购买力进行相应货物的选择,然后确定购买,出货并找零,完成交易。也可在确定购买前任何时刻按取消键退出所有货币。
  3. 所属分类:VHDL编程

    • 发布日期:2009-05-15
    • 文件大小:1.56kb
    • 提供者:mycfly
  1. sh_machine

    0下载:
  2. 自动售货机:先投入一定数目货币,然后根据货币购买力进行相应货物的选择,然后确定购买,出货并找零,完成交易。也可在确定购买前任何时刻按取消键退出所有货币。-Vending machine: put a certain number of first currency, and then carried out in accordance with the corresponding purchasing power of money to choose the goods, and then de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.56kb
    • 提供者:张利
  1. shuzipinlvjiVHDL

    0下载:
  2. 功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的 --高4位进行动态显示。小数点表示是千位,即KHz-Features: frequency meter. With four shows that will automatically count 7 the results of the metric system to automatically select a valid data - 4 high-dynamic show.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.56kb
    • 提供者:ywb
  1. F_ADD

    0下载:
  2. 使用硬體描述語言verilog的運算單元-it s an ALU using verilog to design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.56kb
    • 提供者:sky
  1. Divider

    0下载:
  2. 一个除法器的FPGA代码设计 Divider-fpga Divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:1.56kb
    • 提供者:林伟
  1. FIR

    0下载:
  2. 数字滤波器,可以从外部接口更改参数,方便修改-The digital filter can change the parameters the external interface, easy to modify
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.56kb
    • 提供者:Dante.W
  1. Alu1232

    0下载:
  2. VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题-VHDL development of the counter. Source code is not complicated, should be able to understand. The most important Note : Timing is the issue
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.56kb
    • 提供者:张念华
  1. miller

    0下载:
  2. miller码编码模块的verilog程序,修正miller码编码模块的程序,完成miller码编码模块功能。-miller module verilog coding procedures, the amendment procedures miller coding module to complete the miller coding module function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1.56kb
    • 提供者:cy
  1. checkoutthedate

    0下载:
  2. 该程序的功能是用来查询日期或是知道日期查询星期几的;-The program' s function is used to check the date or the date of check to know a few of weeks
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.56kb
    • 提供者:zhangcun
  1. 7Segment2bcd8bit

    0下载:
  2. vhdl seve segment to bcd 8 bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.56kb
    • 提供者:prasepvianto
  1. vhdl

    0下载:
  2. 交通灯控制 频率计case when语句 vhdl硬件描述语言编写-Vhdl traffic light control hardware descr iption language of transformation to achieve control of traffic lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.56kb
    • 提供者:damon
  1. IIC_NIOSII

    0下载:
  2. 基于NIOS II软核的IIC(模拟I/O口)总线驱动程序-NIOS II soft-core based on the IIC (analog I/O port) bus driver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.56kb
    • 提供者:刘全义
« 1 2 ... .61 .62 .63 .64 .65 3766.67 .68 .69 .70 .71 ... 4323 »
搜珍网 www.dssz.com