资源列表
counter
- this count down and up from 0-9
cmos_FPGA
- 采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来-Verilog language, to achieve control of the FPGA chip video data acquisition, Data will be stored up by frame
GF_Multipe
- 加德罗域乘法器提供了一种新型的乘法器设计模式-Multiplier加德罗domain to provide a new design of the multiplier model
eeprm
- verilog编写的EEPROM代码,包括我们最常用的AT24C02/24C04/24C08/24C16-eeprm is a verilog HDL behavioral model for AT24C02/4/8/16
sram_my
- 实现FPGA对sram的控制，仿真验证通过，注解详细-An sram control to realize the FPGA, and the simulation verify through
lcd_12864
- lcd12864带中文字库的显示程序，采用状态机的方式实现，已验证过的-lcd12864 with the Chinese character display program, using the state machine ways, has been verified
agc_gen2
- AGC(自动增益放大) Verilog代码 设计可以参考 第二部分-AGC (automatic gain control) can refer to the Verilog code design
Verilogshumaguan
- 基于Verilog的数码管模拟扫描程序，分为两种显示方式，一种是数码管逐个显示，另一个是所有数码管一起显示。
complex_fixed_mulacc_upld
- 使用DSP48E进行连续8数据乘累加的Verilog代码，通过DSP48E模式的控制减少所需DSP48E的个数-verilog hdl for consecutive 8 data input multi-accumulation
display
- vivado 7-BCD 数字显示代码。可显示4位十进制数字。输入二进制位数可自行修改。-vivado 7-BCD Digital display code。It can display four decimal digits. Enter the number of bits to modify.
verilog 紅綠燈控制器
- 紅綠燈控制器