CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .08 .09 .10 .11 .12 413.14 .15 .16 .17 .18 ... 4323 »
  1. QAM_FPGA

    2下载:
  2. QAM调制,基于FPGA的实现,包含有乘法器模块、升降余弦滤波器模块、QAM序列生成模块-QAM modulator,the implementation based on FPGA,include MUL、FIRCOS and QAM generate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-02
    • 文件大小:3.73mb
    • 提供者:许玉淇
  1. DS18B20-FPGA

    0下载:
  2. 基于fpga的ds18b20测温程序以及数码管显示(DS18B20 temperature measurement program and digital tube display based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

  1. pctosram

    0下载:
  2. interface pc to virtex
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.72mb
    • 提供者:nguyen hung
  1. EDAshipinchuli

    1下载:
  2. 采用FPGA芯片对,CCD摄像头的输出的模拟视频信号进行采集,转换为640*480分辨率的视频数据,并暂存于外部SRAM或SDRAM中-The FPGA chip, the output of the CCD camera analog video signal acquisition, converted to 640* 480 resolution video data, and temporarily stored in the external SRAM or SDRAM
  3. 所属分类:VHDL编程

    • 发布日期:2014-02-24
    • 文件大小:3.72mb
    • 提供者:白龙
  1. xapp941

    0下载:
  2. Reference System: PLB Tri-Mode Ethernet MAC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:3.72mb
    • 提供者:fangming
  1. Boothsmul

    0下载:
  2. Booths Multiplier using Behavioral Model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.72mb
    • 提供者:Rahul
  1. 64FFT(VHDL)

    1下载:
  2. 用VHDL语言实现64点的FFT,包含源程序和一篇论文-64-point FFT with VHDL contains the source code and a paper
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.72mb
    • 提供者:
  1. special_crcb

    0下载:
  2. 一种另类的crc生成办法,改变了流水先结构而使用并行结构。可拓展思路。-An alternative way to generate crc, changing the water first structure to use parallel structures. To develop ideas.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.72mb
    • 提供者:wanzhuan
  1. crc

    0下载:
  2. 一种另类的crc生成办法,改变了流水先结构而使用并行结构。可拓展思路。-An alternative way to generate crc, changing the water first structure to use parallel structures. To develop ideas.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.72mb
    • 提供者:wanzhuan
  1. spwm3

    0下载:
  2. 通过0,1序列来产生所需SPWM信号,带死区时间。可通过该SPWM信号通过H桥式电路控制电流形状。-The time required to generate SPWM signals with dead by 0,1 sequence. By H-bridge circuit to control the current through the SPWM signal shape.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.72mb
    • 提供者:typ
  1. modelsim_userguide

    0下载:
  2. 仿真软件MODELSIM的用户使用手册,对MODELSIM用户有很大帮助。-MODELSIM simulation software users manuals, MODELSIM users to be of much help.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.72mb
    • 提供者:liujie
  1. bubblesort

    7下载:
  2. 根据ASMD图设计验证冒泡排序算法。给出设计程序及时序仿真结果,含纸质报告。(According to the ASMD diagram design, verify the bubble sorting algorithm. Give the design procedure and the simulation result in time, including paper report.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:3.72mb
    • 提供者:yuanhong95
« 1 2 ... .08 .09 .10 .11 .12 413.14 .15 .16 .17 .18 ... 4323 »
搜珍网 www.dssz.com