CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 414.15 .16 .17 .18 .19 ... 4323 »
  1. FIFO_BUFFER

    0下载:
  2. 先入先出的缓冲器,可以实现8位的读、写数据操作。-buffer of first-in first-out circuit can ,Realization 8-bit. The number of read and wirte operation is stopped.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.72mb
    • 提供者:liting
  1. rd1097_rev01.3

    0下载:
  2. fpga hdmi dvi程序用fpgaserdes完成-the fpga hdmi the dvi program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.72mb
    • 提供者:daye
  1. flash

    0下载:
  2. fpga nios ii vhdl qsys
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.72mb
    • 提供者:xuwenqing
  1. DE1_synthesizer

    0下载:
  2. 基于DE1开发板的verilog 响应键盘发声的声音合成器-DE1 development board based on the response to the voice synthesizer keyboard sound
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.71mb
    • 提供者:thomas yang
  1. IIC_EEPROM

    0下载:
  2. 这是FPGA用Verilog写的IIC协议,可以对存储器进行简单的读取。-This is the FPGA using Verilog IIC protocol, you can perform simple memory read.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:3.71mb
    • 提供者:胡刚
  1. nco

    0下载:
  2. 利用数字振荡器产生一个正弦波。修改参数可以修正弦波频率幅度相位。-Using the digital oscillator generates a sine wave. Modified sine wave frequency parameters can be modified amplitude and phase.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.71mb
    • 提供者:henry
  1. EDA_FPGA-design

    0下载:
  2. FPGA设计指导书 有开发环境设置 及相关例程-FPGA design guide book has set the development environment and related routines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.71mb
    • 提供者:晨月
  1. mmi

    0下载:
  2. 手机mmi状态机,包括打电话、发短信、SAT-State machine of mmi of mobilephone, it s including Call, SMS, SAT etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.71mb
    • 提供者:ycchjd
  1. WaveformGenerator

    0下载:
  2. 安徽省首届大学生电子设计竞赛,用VHDL编写的程序任意波形产生器-Anhui first Undergraduate Electronic Design Contest, using VHDL procedures for the preparation of Arbitrary Waveform Generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.71mb
    • 提供者:顾康
  1. uart

    0下载:
  2. RS232串口的应用实例,其中用到了FIFO-RS232 serial port application, which uses a FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:3.71mb
    • 提供者:sdhgood
  1. cpu

    0下载:
  2. EDA工具描述下的8位CPU硬件描述语言VHDL的设计-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:3.71mb
    • 提供者:kenny.iverson
  1. FPGAANN

    0下载:
  2. FPGA implementations neuron network
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.71mb
    • 提供者:phongduong
« 1 2 ... .09 .10 .11 .12 .13 414.15 .16 .17 .18 .19 ... 4323 »
搜珍网 www.dssz.com