CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .47 .48 .49 .50 .51 452.53 .54 .55 .56 .57 ... 4323 »
  1. sopc

    0下载:
  2. 基于FPGA的SD卡音频播放器 经过调试可以直接用,音质很好有MP3的所有功能-FPGA-based audio player, SD card can be directly used after debugging, good sound quality with all the features of MP3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.32mb
    • 提供者:JHON
  1. MultCIC

    0下载:
  2. 三级梳状积分CIC滤波器的FPGA实现代码,包括积分模块,抽取模块和梳状模块以及顶层模块的实现代码-Three integral CIC comb filter FPGA implementation code, including the integration module, extraction module and a comb and a top-level module module implementation code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:xuweiwei
  1. DE0_NIOS_SDCARD

    0下载:
  2. FPGA嵌入式NIOS核的基本程序 开发平台quartus -FPGA embedded NIOS core basic application development platform quartus II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:3.31mb
    • 提供者:曹亚桃
  1. TX_RX

    0下载:
  2. FPGA用verilog实现串口和电脑的字符串以及单字符精准无误通信,即通过电脑向FPGA发送任一长度数据,FPGA返回PC相同的数据。波特率为9600,本例程为了得到精准的波特率使用了50M时钟的3倍频,测试可用,如有不明的地方,可以给我留言-FPGA implementation using verilog string and the computer serial port and single-character accurate communication, 9600, FPGA u
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.31mb
    • 提供者:冷酷豪迈
  1. 1-5

    0下载:
  2. 5个Spartan-3e开发板的国外大学的使用源码。学习好资料。-5 Spartan-3e development board to use source of foreign universities. Study and information.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.31mb
    • 提供者:leo wong
  1. clock

    0下载:
  2. 数字时钟设计 设计一个数字时钟 要求:(1)用数码管显示时/分/秒 (2)有时间预置功能 (3)能用蜂鸣器报时-Digital Clock Design Design a digital clock Requirements: (1) with the digital display hours/minutes/seconds           (2) has the time preset function 
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.31mb
    • 提供者:韩大马
  1. JPEG-decoding

    0下载:
  2. 基于FPGA的JPEG解码算法的研究与实现,对开发JPEG编解码算法有参考价值-FPGA-based JPEG decoding algorithm and implementation of JPEG decoding algorithm on the development of a reference value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.31mb
    • 提供者:lj
  1. key_smg

    0下载:
  2. FPGA 开发板按键消除抖动,可以修改程序使得按键抖动受控制。-FPGA development board to eliminate jitter button, you can modify the program so that the key jitter under control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.31mb
    • 提供者:夏休休
  1. 11111111

    0下载:
  2. 英文版高速模拟电路设计技术,是非常经典的学习资料。- This document is about the high speed analog circuit technology,and it is very classical!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:3.31mb
    • 提供者:chenren
  1. UART_TEST

    0下载:
  2. this is FPGA Verilog project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.31mb
    • 提供者:TaeKiHong
  1. mp3_player

    0下载:
  2. Altera board Mp3 project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.31mb
    • 提供者:Tak
  1. lectura

    0下载:
  2. lectu ra para tu puto
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:3.31mb
    • 提供者:Ninx
« 1 2 ... .47 .48 .49 .50 .51 452.53 .54 .55 .56 .57 ... 4323 »
搜珍网 www.dssz.com