资源列表
IR
- 接收红外传输，并且以十进制显示接收到的信号,超过十进制或者非十进制以ffff显示-Receiving the infrared transmission, and to a decimal display the received signal,More than a decimal or a decimal to FFFF display
adc12d1600_ok
- ADC12d1600射频采样Verilog程序-ADC12d1600 Verilog
rx_uart
- rx_uart。uart是通用异步收发传输器，是电脑硬件的一部分。-rx_uart.uart is a universal asynchronous receiver transmitter, is part of the computer hardware.
TLV5630ceshi
- TLV5630 DA转换芯片FPGA控制程序源代码，verilog编写-TLV5630 DA converter chip FPGA control program source code, verilog prepared
EDA-FPGA-traffic
- 该设计严格按照现实中的交通灯设计，利用vhdl硬件描述语言实现，设计一个交通信号灯控制器，由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外。 2、 红、绿、黄发光二极管作信号灯，。 3、 主干道处于常允许通行的状态，支干道有车来时才允许通行。主干道亮绿灯时，支干道亮红灯；支干道亮绿灯时，主干道亮红灯。 4、 主、支干道均有车时，两者交替允许通行，主干道每次放行45秒，支干道每次放行2
zedboard_CTT_v2013_2_130807
- 在文档里包含有Xilinx公司的软件Vivado的实验教程，可以尽快的对zedboard有个深入的学习了解，有助于初学者的快速学习-In a document containing the Xilinx Vivado experimental tutorial software, you can as soon as possible to have a depth of zedboard learn about, to help beginners learn fast
Sequence-Detector
- 序列检测器，开写为两个always语句，即为两段式有限状态机。将组合部分中的判断状态转移条件和产生输入再分开写，则为三段式有限状态机。 二段式在组合逻辑特别复杂时适用，但要注意需在后面加一个触发器以消除组合逻辑对输出产生的毛刺 。三段式描述方法虽然代码结构复杂了一些，但是换来的优势是：使FSM做到了同步寄存器输出，消除了组合逻辑输出的不稳定与毛刺的隐患，而且更利于时序路径分组，一般来说在FPGA/CPLD等可编程逻辑器件上的综合与布局布线效果更佳。-Sequence Detector
PROCEDURETOWORKINISE
- Procedure to Work in VHDL... by Ashok Kumar . A . M Zebros India
uart
- 自己写的很好用，很简单，容易学习 ，适合新手，基于fpga的串口uart(I write the serial of uart, suitable for novice learning, very easy to learn)
FPGA_SDRAM
- 基于Verilog语言的SDARAM代码(SDARAM code based on Verilog language)
sdram_control
- FPGA 用verilog控制sdram读写-FPGA control with verilog sdram read and write
xc6slx9_dnareader_12.4
- 读和验证Xilinx的DeviceDNA值，用于系统加密-Read and verify Xilinx Spartan6 DeviceDNA