CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 453.54 .55 .56 .57 .58 ... 4323 »
  1. Liid

    0下载:
  2. 利用fpga实现vga解码,并且实现了一个现存,可以通过普通总线对显存进行操作来实现图像的相识,用2410控制可以显示图片,验证过~-Decoding vga use fpga to achieve, and the realization of a current through common memory bus to operate to achieve the known image with 2410 control can display pictures, verified ~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.31mb
    • 提供者:瓶盖
  1. 7845_NIOS_SDCARD

    0下载:
  2. DE0关于NIOS_SDCARD的例程,入门级的。希望对各位有用@-DE0 routine on NIOS_SDCARD , , entry-level . I hope that useful to you @ ! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.31mb
    • 提供者:钟鹏
  1. AlteraFPGACPLD

    0下载:
  2. 《ALTERA FPGA/CPLD 设计》附带光盘,内有书中案例的源代码及使用说明。-" ALTERA FPGA/CPLD Design" with CD case containing the book' s source code and instructions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.3mb
    • 提供者:天一生水
  1. FPGA-based-image-compression

    0下载:
  2. 基于FPGA图片压缩技术的解码算法的研究和实现。-FPGA-based image compression technology research and implementation of the decoding algorithm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.3mb
    • 提供者:熊涵风
  1. VGA_flyinglogo

    0下载:
  2. FPGA VGA 使用FPGA开发板在显示屏上显示一个移动的logo,当图片触碰边缘时会自动反弹。-FPGA VGA Use FPGA development board displaying a moving logo, when touching the edge of the picture on the screen will automatically bounce.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.3mb
    • 提供者:mmhy
  1. DE0_NIOS_SDCARD

    0下载:
  2. 这个是DE0在niosII环境下驱动SD卡的范例代码,对研究FPGA和sopcbuild和研究SD卡驱动的人相当有价值! -This is DE0 environment in niosII drive SD card example code, for research and research FPGA and SD card driver sopcbuild great value to people!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-02
    • 文件大小:3.3mb
    • 提供者:晓枫
  1. multiplier_ip

    0下载:
  2. 基于IP核的乘法器设计,完整的设计工程文件在multiplier_ip文件夹下-IP-based core multiplier design, complete design engineering file multiplier_ip file folder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:3.3mb
    • 提供者:xiebaiyuan
  1. DDFS_modi_ise9migration

    0下载:
  2. Descret Cosine Transform source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.3mb
    • 提供者:hr
  1. pic10_verilog

    3下载:
  2. 用verilog实现了PIC10系列单片机的IP核,代码基本来自一篇国外的文章《A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation》,对一部分进行了改进,主要包括对原文中有一些不可综合的@(posedge clk)语句的改写,使其能通过quartus的编译和综合,并且对跳转部分增加了比较多的注释,这篇文章写得非常好,感谢这篇文章的作者John Gulbrandsen先生,这篇文章让我学到了很多
  3. 所属分类:VHDL编程

    • 发布日期:2012-11-10
    • 文件大小:3.3mb
    • 提供者:panpan
  1. pic10

    0下载:
  2. 本文件夹里面的是实现pic10 CPU的全部verilog代码以及相应的测试脚本代码,当然有一些模块是在quartus中直接编辑波形测试的,所以没有响应的测试脚本文件。 tri_state_port的测试还未完成,test_pic10_status_reg.vt和test_pic10_tri_state_port2.vt都没有完成测试任务 其中有三篇文档: PIC10_RISC_Design.pdf:原文(verilog代码基本都来自原文,对一部分进行了改进),这篇文章写
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.3mb
    • 提供者:Eddie
  1. ddsplus

    0下载:
  2. 正弦波信号发生器,同时输出同频率锯齿波作为外触发扫描信号-Sine wave signal generator, while the output of the same frequency sawtooth sweep signal as an external trigger
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.3mb
    • 提供者:朱志超
  1. speedmess

    1下载:
  2. 此工程项目包可以实现基于spartan3与CAN总线连接后的的汽车时速的模拟仿真。并可计算轮速差的数值。当此数值超出规定的边界值时报警。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.3mb
    • 提供者:张宇
« 1 2 ... .48 .49 .50 .51 .52 453.54 .55 .56 .57 .58 ... 4323 »
搜珍网 www.dssz.com