CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .53 .54 .55 .56 .57 458.59 .60 .61 .62 .63 ... 4323 »
  1. FPGAUSB

    0下载:
  2. FPGA的USB接口设计,包括各种驱动文档,十分方便好用-FPGA design of the USB interface, including document-driven, very easy-to-use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.26mb
    • 提供者:苏子
  1. A_digital_WaveformGenerator_and_Oscilloscope_based

    0下载:
  2. 一种基于BASYS开发板(Xilinx Spartan-3E FPGA)的波形发生器和示波器的设计,可以产生多种可调波形,并实时显示在电脑显示器或者投影仪上。波形发生器采用基于ROM的数字控制振荡器(NCO)实现,示波器采用VGA接口实时显示。-A kind of digital WaveGenerator and Oscilloscope based on tne BASYS experiment board which has a Xilinx Spartan-3E FPGA on it.T
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-08-29
    • 文件大小:3.26mb
    • 提供者:张文
  1. A4_Vga_Top

    0下载:
  2. VGA外设实验,实现VGA显示,VGA将会显示四种颜色,红、黄、蓝、绿(VGA peripheral experiment to achieve VGA display, VGA will display four colors, red, yellow, blue, green.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:3.26mb
    • 提供者:健伟
  1. jpeg.tar

    1下载:
  2. This project features a complete JPEG Hardware Compressor (standard Baseline DCT, JFIF header) with 2:1:1 subsampling, able to compress at a rate of up to 24 images per second (on XC2V1000-4 @ 40 MHz with resolution 352x288). Image resolution is no
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.26mb
    • 提供者:Bill Guan
  1. jpeg.tar

    0下载:
  2. JPEG is used for visual telephone and digital camera.-JPEG is used for visual digit telephone and al camera.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.26mb
    • 提供者:彭强
  1. jpeg_ashu.tar

    0下载:
  2. its is jpeg interface in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.26mb
    • 提供者:ashu
  1. SIGNAL_ALL

    0下载:
  2. 通信基带信号发生器的设计,采用单片机输入频率和波形,在FPGA中实现频率和波形生成
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.26mb
    • 提供者:谭儆轩
  1. LDPC

    0下载:
  2. 基于quqrtus2的vhdl语言描述的LDPC的源程序,可以进行时序仿真》-ee
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.26mb
    • 提供者:王明
  1. MFSG

    0下载:
  2. 实现一个可变速率的伪随机码发生器。通过拨码开关实现模式选择,选择的模式会通过数码管显示出来,同时不同的模式对应不同码速率的伪随机码。-To achieve a variable rate of the pseudo-random code generator. Mode selection via DIP switch, the mode selected by the digital display, and different modes correspond to different co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:3.25mb
    • 提供者:余冰雁
  1. pinlvji

    0下载:
  2. 数字电路课程设计,原理图实现设计一个频率计-Digital circuit design, schematic design to achieve a frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.25mb
    • 提供者:王威
  1. uartverilog

    0下载:
  2. 自己改的一个串口程序的代码,可以通信- It ourselves a serial program code, can communication。。。。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.25mb
    • 提供者:曾浩
  1. fpga

    0下载:
  2. 大量VHDL语言的实例,很多都是非常经典的例子,是我学习FPGA过程中不断积累的。-VHDL example of a large number of languages, many of them are very classic example is the process I am constantly learning FPGA accumulated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.25mb
    • 提供者:但的东
« 1 2 ... .53 .54 .55 .56 .57 458.59 .60 .61 .62 .63 ... 4323 »
搜珍网 www.dssz.com