资源列表
clock_seg
- 用FPGA分频，做一个有时分秒的时钟，并用数码管显示-FPGA divide a sometimes every minute clock, and digital display
213123
- VHDL 经典参考书很不错 适合初学者 自己搜索-VHDL classic reference book is pretty good for beginners
butterfly
- 蝶形运算的VHDL代码 已通过quartusii编译仿真-VHDL Butterfly computing simulation code has been compiled by quartusii
Device-DNA-Reader
- 基于Xilinx FPGAD SPartan-3an开发板的 DNA Reader参考设计-DNA Reader Base on Xilinx FPGAD SPartan-3an kit
svtb_ahb_sram
- 一款verilog设计的SRAM控制器，可以实现AHB总线控制的功能。(abcdefghijklmnopqrstuvwxyz)
VHDL
- 实用VHDL教程,书中内容包括:了解数字集成电路的结构特点 掌握常用EDA工具的基本使用方法 掌握VHDL的基本语法和主要编程要点 掌握常用数字单元电路的VHDL设计 了解数字集成系统的基本设计方法
DE2_NIOS_HOST_MOUSE_VGA
- Altera d2i vga and mouse test example
FIFO
- This code is a FIFO memory vhdl developed in ISE Software
S6_VGA
- 程序实现的功能是在VGA显示器上显示彩色条纹，共8种颜色， 可以使用嵌入式逻辑分析仪观测信号；-Program implementation functions are displayed on color VGA display stripes, a total of 8 colors, you can use the embedded logic analyzer observation signal
uart
- 串口通信，verilog实现FPGA的串口通信，包括发送与接收-Serial communication, Verilog achieve FPGA serial communication, including sending and receiving
AGC
- 使用FPGA完成AGC 自动增益的代码，适合初学者-FPGA to complete the use of AGC automatic gain code, suitable for beginners
cpu
- 8位实验CPU设计利用设计好的指令系统，编写汇编代码，以便测试所有设计的指令及指令涉及的相关功能。设计好测试用的汇编代码后，然后利用Quartus II软件附带的DebugController,编写汇编编译规则。接着，利用DebugController软件把汇编编译之后的二进制代码置入到所采用的存储器中，并对设计好的8位CPU进行测试。-Eight experiments designed CPU design using the instruction set, write assembly