CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .46 .47 .48 .49 .50 451.52 .53 .54 .55 .56 ... 4323 »
  1. video

    1下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.32mb
    • 提供者:liao
  1. zsy_422_20160911_backup

    0下载:
  2. RS422协议芯片OX16C950底层驱动程序,Verilog语言编写,Quartus ii 15.0开发,可实现数据收发,用串口调试助手可以观察。-RS422 protocol chip OX16C950 low-level driver, Verilog language, Quartus ii 15.0 development, can achieve data transceiver, with the serial debugging assistant can be observed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:
  1. FIFO_UART

    0下载:
  2. 基于FIFO的串口通信,通过本实验,不仅能够对串口通信有了解,而且还能够弄清楚FIFO的用法-FIFO-based serial communication, through this experiment, serial communication can not only have to understand, but also to figure out FIFO usage
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:易欢
  1. application-of-fpga-in-scintific-research

    0下载:
  2. this book is useful to learn fpga ror research purbose
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.32mb
    • 提供者:mohammed
  1. Twofenpin

    0下载:
  2. 用Verilog语言写程序,实现对初始时钟的两分频-Verilog language used to write programs, two points of the initial clock frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:3.32mb
    • 提供者:潘小宾
  1. UART

    0下载:
  2. 基于Actel公司的硬件开发平台,实现异步通信-Based on Actel hardware development platform, and realize the asynchronous communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:林鸿海
  1. 801332_code

    0下载:
  2. 实现FPGA产生的数据通过USB与PC机进行通信.为测试程序,可以以此为例来进行修改-impelement of transition bewteen pc and fpga through usb
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:刘先生
  1. CycloneIII_EP3C40F780C8_11_SPI_AD_DA

    0下载:
  2. SOPC,CycloneIII系列芯片EP3C40F780C8,NIOS II IDE,SPI 数模/模数转换实验代码 -SOPC,CycloneIII,EP3C40F780C8,SPI_AD_DA code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:3.32mb
    • 提供者:leiyitan
  1. buzzer_sos_2

    0下载:
  2. 用verilog产生“SOS信号”,就是有次序的控制输出莫斯密码的“点”,“画”和“间隔”。一个比较好玩的源码。-Produce " SOS signal" with verilog, is to have control of the output sequence Moss password " point" , " painting" and " interval." A more fun source.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:xutao
  1. IIC

    0下载:
  2. I2C总线程序,程序完整,学习性高,初学单片机的人可以好好研究一下-I2C bus program, the program integrity, learning high, microcontroller beginner who can look carefully at
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:球特烦
  1. vga

    0下载:
  2. vga显示程序,vhdl,能够在vga显示器上显示图片-vga display program, vhdl, can display a picture on vga monitor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:李亮
  1. e8

    0下载:
  2. 清华大学电子系 数字钟设计实验报告(第8个实验)-Tsinghua University, Department of Electronics, digital clock design lab report (Article 8 experiments)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.32mb
    • 提供者:夏冬
« 1 2 ... .46 .47 .48 .49 .50 451.52 .53 .54 .55 .56 ... 4323 »
搜珍网 www.dssz.com