CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 2583.84 .85 .86 .87 .88 ... 4323 »
  1. the_complete_verilog_book

    0下载:
  2. verilog 好书对数据建模型描述的很详细-the_complete_verilog_book
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.09mb
    • 提供者:hxl
  1. Verilog_Quickstart

    0下载:
  2. James M. Lee 的大作,学verilog必备图书-verilog quick start
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.51mb
    • 提供者:hxl
  1. xapp921c

    1下载:
  2. Xilinx的ddc duc的文档 xapp921c-xapp921c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:971.05kb
    • 提供者:gaoxinwei
  1. 10_I2C

    0下载:
  2. I2C是现代芯片和外设通信的常用方式,本例通过Verilog语言实现I2c通信-I2C chips and peripherals in modern communication methods commonly used, in this case through the Verilog language communication I2c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.02mb
    • 提供者:易阳威
  1. 08_uart

    0下载:
  2. 串口是现代嵌入式开发的常用通信方式,本例子通过vhdl实现串口通信 -Serial port is commonly used modern means of communication embedded development, the example of serial communication through the implementation vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:387.29kb
    • 提供者:易阳威
  1. lcd

    0下载:
  2. 1602是目前最常用的显示器件,本例是通过verilog 代码实现1602的显示-1602 display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:880.17kb
    • 提供者:易阳威
  1. fpgaex5

    0下载:
  2. 测试反应时间,本例子是在DE2板上实现的测试人反应时间的程序-react time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.03mb
    • 提供者:易阳威
  1. traffic

    0下载:
  2. 交通灯已广泛用于城市中各个重要路线车辆的控制,本文将详细介绍怎么在FPGA可编程逻辑器件上实现交通灯。-traffic light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.78mb
    • 提供者:易阳威
  1. FPGA_FIR

    0下载:
  2. 基于FPGA的FIR滤波器的源代码,经测试完全正常。-FPGA-based FIR filter' s source code, the test is normal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:148.6kb
    • 提供者:Nothing
  1. pingpang

    0下载:
  2. 模拟乒乓球游戏机,输入有按键消抖模块,利用两个七段数码管的其中9段来模拟乒乓球的移动路线,中间的数码管兼做球网。-Table tennis simulation game, enter a key debounce module, using two seven-segment digital tube to simulate the Table Tennis section 9 of the mobile line, cater to the middle of the digital net
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:292.83kb
    • 提供者:李凡
  1. BIST

    0下载:
  2. A simple BIST in VHDL. It contains a LFSR with an SISR.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:396.17kb
    • 提供者:bommeren
  1. uvm

    0下载:
  2. the Universal Verification Methodology (UVM) for creating SystemVerilog testbenches.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.78mb
    • 提供者:hugo
« 1 2 ... .78 .79 .80 .81 .82 2583.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭