CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .46 .47 .48 .49 .50 2651.52 .53 .54 .55 .56 ... 4323 »
  1. jpeg

    0下载:
  2. jpeg图像处理 用verilog语言处理的源代码-jpeg
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:167.4kb
    • 提供者:金文超
  1. chipsope

    0下载:
  2. chipscope的使用教程 适用于初学者-chipscope
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-08
    • 文件大小:14.79mb
    • 提供者:金文超
  1. ledwater

    0下载:
  2. 近期在Spartan3E上写的一个流水灯,从低位到高位的流向,你可以修改代码实现更复杂的功能-Written in recent Spartan3E a water lamp, the flow from low to high, you can modify the code to achieve more complex functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.12mb
    • 提供者:nikis
  1. led_rotate

    0下载:
  2. 这个是我近期自己在Spartan3E上面写的一个用开发板上的旋钮控制LED灯的流向,可顺时针逆时针,按下旋钮灯灭,开发环境ISE10.1-This is my own Spartan3E write recently, a development board with a knob control the flow of LED lights can be clockwise, counterclockwise, press the knob to the lamp, and the devel
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:384.84kb
    • 提供者:nikis
  1. cla16

    0下载:
  2. 16位超前进位加法器的源代码,整个工程文件都有,是在ISE10.1下建立的,可以帮助理解超前进位原理(对了,是Verilog的,因为上面没看到只好选VHDL了)-16-bit look-ahead adder the source code files have the whole project was established under the ISE10.1 to help understand the lookahead principle (By the way, is the Ver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:629.32kb
    • 提供者:nikis
  1. VerilogHDL

    0下载:
  2. 不错的Verilog启蒙书 VerilogHDL程序设计与实践-Verilog Primer VerilogHDL good program design and practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.96mb
    • 提供者:源天
  1. interlace

    0下载:
  2. 根据MATLAB中的伪随机交织器产生的交织图案初始化到ROM中,从ROM中读取交织图案对输入数据进行交织。同时也可根据解交织图案进行解交织,同样的算法。-In accordance with MATLAB generated pseudo-random interleaver initialization pattern woven into the ROM, read from the ROM interwoven interwoven pattern of input data. Can a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.19kb
    • 提供者:源天
  1. vhdl4

    0下载:
  2. some vhdl sourcecode for freshmen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:22.2kb
    • 提供者:chenjiada
  1. vhdl3

    0下载:
  2. some vhdl sourcecode for freshmen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.04kb
    • 提供者:chenjiada
  1. vhdl1

    0下载:
  2. some vhdl sourcecode for freshmen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:23.63kb
    • 提供者:chenjiada
  1. ir_setup_w7

    0下载:
  2. 了解TMOD和TCOM原理 知道引脚和定时器、计数器的控制为-TMOD and TCOM to understand the principle that pin and timer control for the counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.62mb
    • 提供者:王坤
  1. zhouligongVerilog

    0下载:
  2. 附近为周立功公司的FPGA基于Verilog语言的教程,其中附带了许多例程,特别适合初学者学习-Zhou, who near the company' s FPGA-based tutorials Verilog language, which comes with a lot of routine, especially for beginners to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:457.7kb
    • 提供者:王思宇
« 1 2 ... .46 .47 .48 .49 .50 2651.52 .53 .54 .55 .56 ... 4323 »
搜珍网 www.dssz.com