资源列表
hdl
- ACTEL串口收发 Verilog语言描述-ACTEL serial port transceiver
tuoji_fpga(xp2_8)_v2
- 特大好消息，这是LED全彩控制卡的FPGA的源程序，做LED开发的，绝对有很好的价值-Big good news, this is full-color LED control card FPGA of the source, do LED development, the absolute value of good
FPGA_design
- 成功解决FPGA设计时序问题的三大点.word说明文档，很详细-FPGA design timing problems successfully solved the three points
20100413160457488989
- eda 开发系统相关软硬件介绍KX_7C5E+型EDA开发系统配置及实验简介-sf
VtoRGB
- Verilog写得BT656视频数据转为RGB数据的Quartus工程文件！-The verilog module for changing BT656 data to RGB data!
FIR_128
- FIR 128阶低通滤波器，由matlab仿真并在quartusII中实现-FIR 128 order low-pass filter
1563_673_176_Paper
- test upload fpga huffman
SystemC_for_SOC
- 为了辅助大家学习《SystemC片上系统设计》一书，方便大家阅读、理解、实践SystemC。大部分代码在Microsoft Visual Studio 6.0上编译通过，另有一些代码无法在个人电脑上使用，可以在工作站的Sun Solaris上编译通过。建议大家带着批评而不是崇拜的眼光来学习这些代码。 SystemC Core Language library 201是SystemC核心语言库，可以在个人电脑上运行。 SystemC MasterSlave Library201是Sys
Quarter-1.0.0.tar
- quarter source code for windows
answer
- 本代码是一个定时抢答,当按下控制键后10秒后才可以进行抢答.-This code is an answer in time, when you press the control key can only proceed after 10 seconds after the Responder.
PLL
- 一个基于FPGA的设计，使用锁相环，可以输出多个不同频率的时钟-failed to translate
project
- vhdl souce code for simple basic components