资源列表
fenpinr
- 应用ISE的分频器，可以输出任意的偶数分频，及其简单-frequency devided base on ISE,can output any even times frequency
lab014
- verilog hdl ed2 时间显示-verilog hdl ed2 time display
VHDL
- vhdl 让你更加熟悉掌握这么硬件电路设计语言 非常清晰-vhdl
MAXplusII_
- maxplus2 的功能达介绍 让你更加 熟练使用这个软件 更加清晰-maxplus2
MAXplusII_(VHDL)
- 用maxplus2和vhdl 实现重要典型电路设计 是你的首选 -maxplus2
MAXplusII
- maxplus2 功能图标 是你更清楚更加熟悉的使用maxplus2-maxplus2
miaobiao
- 设计秒表 可以实现计数清零 停止 实现 59分59秒-miaobiao design
src
- Crossroad traffic lights with visualization in tcl/tk and verilog code
CMI_endecod
- Verilog HDL实现CMI编码和解码，在QuartusII下完成仿真验证。-CMI encoder an decoder using Verilog HDL.
verilog_std_div
- Verilog HDL语言实现任意整数分频.只需调节分频数和分频位宽即可。-Verilog HDL language to any integer divider. Simply adjust the number and frequency can be frequency division-bit wide.
MCU_V_PWM_16bit
- 单片机通过总线，将占空比和频率送到CPLD/FPGA中，并控制PWM输出.采用Verilog HDL语言编写。-Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.
MCU_FPGA_62256
- 单片机控制FPGA实现62256的读写功能的程序，使用Quartus II平台进行开发。-Microcontroller FPGA to read and write functions to achieve 62 256 procedures, the use Quartus II development platform.