资源列表
Timingbook
- Timing design for FPGA. Good document for advance learner of FPGA.
P6_with_submodule
- 目前网上有很多消抖的代码，但本代码将消抖的程序做成了一个子模块，方便调用-Currently there are many online consumers shake the code, but the code will eliminate the procedure shake made a sub-module for easy call
COFDMFPGA
- TDD双向无线移动传输系统是在整合最新4G技术、LTE技术优势的基础上，自主研发设计的最新一代高速无线网络数据传输设备，能够在“高速运动中”、“非视距条件下”实现高速实时双向传输。TDD双向无线移动传输系统为满足多个移动远端与主控端之间的双向宽带多媒体和数据通信需求而设计，是运动中综合业务如语音、数据、高质量图像双向传输的最佳选择。传输性能指标达到国际领先，适合无线环境复杂、覆盖范围大、通信质量有保障的特定行业应用。-no
Quartus_CRACK
- Quartus_CRACK_license.dat破解文件，对初学软件的朋友有用。-Quartus_CRACK_license.dat crack file, be useful for beginners software friends.
elevador5
- código de emílio do controlador do elevador
9054verilog
- 9054时序控制 Verilog HDL-9054 Verilog HDL timing control
Marquee
- Verilog 写的跑马灯的程序，四个灯。-Marquee written procedures for Verilog, four lights.
jishuqi
- 十进制计数器的veriloghdl语句编程 可以运行-Decimal counter programming to run veriloghdl statement
verilog
- 第1章 EDA设计与Verilog HDL语言概述 第2章 Verilog HDL基础与开发平台操作指南 第3章 Verilog HDL程序结构 第4章 VERILOG HDL语言基本要素 第5章 面向综合的行为描述语句 第6章 面向验证和仿真的行为描述语句 第7章 系统任务和编译预处理语句 第8章 VERILOG HDL可综合设计的难点解析 第9章 高级逻辑设计思想与代码风格 第10章 可综合状态机开发实例 第11章 常用逻辑的VERILOG HDL实现
jiaocuofenpin
- 用硬件语言写了一个由8/9分频构成的无限不循环小数分频器，分频系数k=260/31-Written language with the hardware a 8/9 frequency divider consisting of an infinite non-recurring decimal, frequency factor k = 260/31
adc_reference
- Amp/Adc reference design for Spartan 3E starter kit board from Xilinx
vga_research
- simple vga design for spartan 3e starter kit board