CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .03 .04 .05 .06 .07 2908.09 .10 .11 .12 .13 ... 4323 »
  1. verilog_pingpang

    1下载:
  2. verilog 语言的写的乒乓操作,通过两个寄存器实现。-verilog language, written in ping-pang operation, achieved through two registers.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-06
    • 文件大小:1kb
    • 提供者:世海
  1. crcm

    0下载:
  2. 用VHDL实现的CRC冗余码校验功能,QUARTUSii软件实现的-VHDL implementation of the CRC with the CRC function, QUARTUSii software implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:206.16kb
    • 提供者:zb
  1. 1

    0下载:
  2. 很无语呀 上面 第一部分_直流电路_电路3-dian lu aa7 ss dd de d d d d d d ddd d d dd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:40.5kb
    • 提供者:曲生
  1. digital_clock1

    0下载:
  2. 多功能数字钟 vhdl 具有报时功能-digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:414.96kb
    • 提供者:pfc
  1. mimasuo

    0下载:
  2. 一道作业题目,串行密码锁的设计与实现,希望对大家有帮助-A job title, serial lock design and implementation, we want to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:672byte
    • 提供者:dsfdsf
  1. digitalclock

    0下载:
  2. 课程设计的数字钟程序,模块化设计,简单易懂,对初学者应该很有帮助-Digital clock program curriculum design, modular design, easy to understand, should be helpful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:175.42kb
    • 提供者:西红柿
  1. shuzipingluji

    0下载:
  2. 基于EDA技术的数字频率计设计论文 我的毕设论文-The frequency meter EDA design thesis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:114.42kb
    • 提供者:xingyao511
  1. VHDLqiangdaqi

    1下载:
  2. VHDL四路抢答器该任务分成七个模块进行设计,分别为:抢答器鉴别模块、抢答器计时模块、抢答器记分模块、分频模块、译码模块、数选模块、报警模块,最后是撰写顶层文件。-VHDL four Responder divided into seven modules of the design task, namely: Responder identification module, timing module Responder, Responder scoring module, frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:7.07kb
    • 提供者:oyang
  1. dialu

    0下载:
  2. 补习一下电路基础知识,大家一起高设计水平!-Tutorial about the basics of the circuit, the high design standards with everyone!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:994.21kb
    • 提供者:jen
  1. dianzixianlu

    0下载:
  2. 出租车计费器Verilog程序,比较简单的计费功能。-Taxi meter Verilog program, simple billing functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.29mb
    • 提供者:李明
  1. fifo

    0下载:
  2. fifo 介绍了非常详细的fifo -fifo fifo described in great detail
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:549.13kb
    • 提供者:李博
  1. A_SystemC_Primer

    0下载:
  2. 本书籍主要讲的是SYSTEMC也是一种硬件描述语言,此语言跟VERILOG和VHDL相比很多优点,尤其是在写测试代码方面。一共三本,希望对大家有帮助。-This book is mainly about SYSTEMC is also a hardware descr iption language, this language VERILOG and VHDL, compared with many advantages, particularly in the area to write t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.71mb
    • 提供者:songtao
« 1 2 ... .03 .04 .05 .06 .07 2908.09 .10 .11 .12 .13 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭