CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .72 .73 .74 .75 .76 3077.78 .79 .80 .81 .82 ... 4323 »
  1. usefulUART

    0下载:
  2. UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA器件设计与实现UART。 -UART is a widely used serial data communication circuits. This design includes UART transmitter, receiver and baud rate generator. Design and Application of EDA technology, ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4.46kb
    • 提供者:
  1. FIFO

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.22kb
    • 提供者:陈辉
  1. dlx

    0下载:
  2. 一个简单的流水线cpu程序,具有加减乘除,移位等功能。-a simple stream
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:9.83kb
    • 提供者:lushi
  1. Signal-Processing-Using-Digital_Technology

    0下载:
  2. Signal Processing Using Digital Technology FOR HARDWARE DESIGN
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:157.9kb
    • 提供者:HIMANSHU SINGH
  1. finBlockDiagram

    0下载:
  2. this a functional blosk diagram for a digital signal processor-this is a functional blosk diagram for a digital signal processor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:4.08kb
    • 提供者:HIMANSHU SINGH
  1. program_with_all_details

    0下载:
  2. simple 8085 progam with all explainations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:64.58kb
    • 提供者:HIMANSHU SINGH
  1. VHDL_code_forth-CPU

    0下载:
  2. this is amazing code for a forth processor-this is amazing code for a forth processor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8.45kb
    • 提供者:HIMANSHU SINGH
  1. PS2-VGA

    0下载:
  2. VHDL- introduce keywords from keyboard and displaying on a VGA display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:659.2kb
    • 提供者:Alex
  1. timer_set

    0下载:
  2. 这个是我自己编写的verilog代码,实现的功能是,在数码管上显示时间,按一个键,显示日期,长按一个键,显示秒表。。。时间日期可调-This is my own code written in verilog to realize the function of the digital tube display time, press a button, display the date, long press of a button, display Stopwatch. . . Time a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.96kb
    • 提供者:Along
  1. deinterleave

    0下载:
  2. CDMA.1X中,解交织的FPGA实现,程序基于VHDL编写,在XILINX开发板实现。-CDMA.1X, the solution of interwoven FPGA implementation, the program prepared based on VHDL, in the XILINX development board to achieve.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:262.38kb
    • 提供者:蔡蔡
  1. xilinxfpga

    0下载:
  2. Xilinx FPGA VerilogHDL 典型入门实例-Xilinx FPGA VerilogHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.02mb
    • 提供者:王新库
  1. clock

    0下载:
  2. verilog hdl代码 实现显示在数码管上显示时间,日期-verilog hdl code to achieve control in the digital display shows time, date. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.73kb
    • 提供者:Along
« 1 2 ... .72 .73 .74 .75 .76 3077.78 .79 .80 .81 .82 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭