CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .05 .06 .07 .08 .09 3110.11 .12 .13 .14 .15 ... 4323 »
  1. YCbCr2RGB

    0下载:
  2. 将图像数据Ycbcr格式转换为rgb格式,方便显示器显示。-Converting the image data Ycbcr format to RGB format , facilitating the monitor display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.32kb
    • 提供者:秦立红
  1. FPGA

    1下载:
  2. 软件无线电调制解调系统的研究及其FPGA实现-FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.48mb
    • 提供者:正非
  1. QDPSK

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.54mb
    • 提供者:正非
  1. CCK

    0下载:
  2. 基于FPGA的CCK基带调制解调技术的研究实现-CCK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.65mb
    • 提供者:正非
  1. MDAPSK

    0下载:
  2. 用FPGA实现调制解调(MDAPSK调制解调技术研究及FPGA实现)-MDAPSK FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-17
    • 文件大小:24.94mb
    • 提供者:正非
  1. DDS

    0下载:
  2. 用FPGA实现的DDS信号发生器(ALtera的)-DDS signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.33kb
    • 提供者:正非
  1. RISC

    0下载:
  2. 32 bit RISC Processor with 3 stage pipeline
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.05mb
    • 提供者:rudra
  1. reinformationregardingapplicationfee

    0下载:
  2. paper format that includes Viterbi Decoder complete VHDL code for the document. Nh format paper format that include s Viterbi Decoder complete VHDL code for the document. Nh format paper format that includes Viterbi Decoder complete VHDL code for the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:420.65kb
    • 提供者:awa
  1. fifo

    0下载:
  2. fifo的代码,经过测试可以使用,很有用处,可以放心使用-a fifo module,the code has been tested and it is usefull
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.15kb
    • 提供者:汪磊
  1. shangchuan

    0下载:
  2. 几个基于VEGA的小程序 供大家参考学习-A small number of VEGA-based procedures for your reference study
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.22kb
    • 提供者:xiewenpeng
  1. Asynchronous_Resets_FILO

    0下载:
  2. 外国编程高手关于异步fifo和复位电路的精度论述。-Master a foreign programming asynchronous fifo and the reset circuit on the accuracy of exposition.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:617.92kb
    • 提供者:杰夫
  1. ledrom

    0下载:
  2. 流水灯的VHDL源代码。当设计文件加载到目标器件后,LED灯会按程序设定的规律进行闪烁。-Water lights VHDL source code. When the design document, after loading to the target device, LED lantern according to the procedure set by law of flicker.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.77kb
    • 提供者:王唐小菲
« 1 2 ... .05 .06 .07 .08 .09 3110.11 .12 .13 .14 .15 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭