资源列表
final_9
- 9. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2、 sw3、sw4四個，只要按下且放開任何的sw1、sw2鍵，都會讓七節燈管顯示值加「1」，而只要按下且放開任何的sw3、sw4，都會讓七節燈管顯示值加「2」。-9. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1,
final_8
- 8. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2、 sw3三個，只要按下任何的sw1、sw2、 sw3，都會讓七節燈管顯示值加「1」。-8. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1, sw2, sw3 3, just press any sw1, sw2,
final_7
- 7. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw5、sw6二個，那麼只要sw5按下且放開後，七節燈管就顯示「5」，而只要sw6按下且放開時，七節燈管就更正顯示值「6」。-7. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw5, sw6 2, then press and rel
final_6
- 6. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2二個，那麼只要sw2按下且放開後，七節燈管就顯示「2」，而只要sw1按下且放開時，七節燈管就更正顯示值「1」。-6. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1, sw2 2, then press and rel
mux_demux
- this program performs multiplexing and demultiplexing
final_5
- 5. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2二個，那麼sw2-> sw1-> sw1-> sw2時，表示正確開鎖，會令七節燈管顯示「8」。-5. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1, sw2 two, then sw2-> s
final_1
- 1. 對於按鍵輸入，請加入聲音輸出電路，分別代表sw1之按鍵回授之音效訊息。每次sw1按鍵壓下時，就送出0.1秒之1KHz聲音。-1. For the key input, please join the voice output circuit, representing the keys sw1 feedback of the audio message. Every time when sw1 button depressed, they sent 0.1 seconds of sound
canbus
- canbus verilog实现，原代码文件-canbus verilog implementation, the original source document
Verilog_HDL
- 不错的介绍verilog的电子文档，对于入门级的新手有不错的参考价值-A good introduction to verilog electronic documents, for the novice there is a good entry-level reference value
zhuahang1
- ad9983的检测视频信号的code及其project 用的是xilinx 的virtex4 但不包括I2C-ad9983 test video signal code and the project using a xilinx the virtex4 but does not include I2C
h_adder
- 一种半加器的算法，是基于VHDL软件仿真。请大家下载参考！-A full-adder algorithm is based on the VHDL software emulation. Please download the reference!
Full_adder
- 一种学习用的小程序，主要用与VHDL仿真的全加器的一段代码！大家可以下载进行修改于仿写-A learning to use a small program, mainly used with the VHDL simulation of a full-adder code! You can download the modified Yu Fang Xie