CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .72 .73 .74 .75 .76 3477.78 .79 .80 .81 .82 ... 4323 »
  1. FPGAlearningmaterials

    0下载:
  2. 大量FPGA学习资料的种子,在此分享了,小弟是呕心呕血拉-A large number of FPGA seed learning materials, to share in this, the boy is pulling hematemesis nausea
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:36.32kb
    • 提供者:叶建勋
  1. Introduction_to_CPLD_and_FPGA_Design

    0下载:
  2. CPLD和FPGA的使用方法有详细的介绍!!!大家快来下载吧-The use of CPLD and FPGA methods in detail! ! ! Come everyone to download it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:608.27kb
    • 提供者:叶建勋
  1. BeamformingFPGA

    0下载:
  2. 波束成型,基于FPGA的波束成型,包括两个文件,一个滤波器,一个xilinx仿真-Beamforming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.89mb
    • 提供者:huluobo
  1. account

    0下载:
  2. Verilog 实现的电话计费器 信号定义:decide: 电话局反馈回来的信号,代表话务种类,“01”表示市话,“10”表示长话,“11”表示特话;-Verilog-based telephone billing device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.12kb
    • 提供者:chenk
  1. low_cost_lcd

    0下载:
  2. niosII基础上实现的嵌入式网络驱动,niosII基础上实现的嵌入式网络驱动-niosII based on the embedded network drive, niosII based on the embedded network drive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-03
    • 文件大小:14.22mb
    • 提供者:caibaiyin
  1. EDA

    0下载:
  2. 设信号CH表示计算路程脉冲,每0.1公里变化一个周期.出租车三公里内为起步价7.0元,超过三公里,每公里2.4元.设置一个开车键,停止状态按动一次表示开车,开车状态按动一次表示下车.一个暂停键,暂停是停止收费,再次按动继续收费.七段码显示当前价格和路程.且所有七段码为动态显示. 如果有谁会的话,帮帮忙吧,写些主要的程序就行了-Established that the calculation of CH distance signal pulse, 0.1 kilometers of each
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:732byte
    • 提供者:毛庆柱
  1. shuzizhong

    0下载:
  2. 基于vhdl的数字钟完整工程文件,已在实验箱上实现-vhdl clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:15.86kb
    • 提供者:浅漓
  1. plj6

    1下载:
  2. 基于vhdl 的数字频率计的设计源程序及工程文件,已在实验箱上实现-vhdl,pinlvji
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:370.57kb
    • 提供者:浅漓
  1. music

    0下载:
  2. 基于vhdl的音乐发生器源程序,已在实验箱上实现-music vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:221.54kb
    • 提供者:浅漓
  1. graphics_pipeline

    0下载:
  2. Implementation of GPU (Graphics Processing Unit) that rendered triangle based models. Our goal was to generate complex models with a movable camera. We wanted to be able to render complex images that consisted of hundreds to thousands of triangles. W
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:650.11kb
    • 提供者:Praveen
  1. vga_geometry_xps92i_s3_v01_00_03

    0下载:
  2. Here an embedded System-on-Chip is build, in an Xilinx Spartan-3 FPGA with Microblaze as the processor.A PLB core System is made with the VGA IP core attached to it. The software written for the MicroBlaze processor specifies the object, the color an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.56mb
    • 提供者:Praveen
  1. calculation2[1]

    0下载:
  2. vhdl语言实现加减乘除计算器设计主程序模块-calculator vhdl language design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:5.12kb
    • 提供者:juice
« 1 2 ... .72 .73 .74 .75 .76 3477.78 .79 .80 .81 .82 ... 4323 »
搜珍网 www.dssz.com