CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 3483.84 .85 .86 .87 .88 ... 4323 »
  1. led_run

    0下载:
  2. 走马灯设计,可以实现LED灯的逐个明暗。顺序分别是从左至右-led run
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:121.57kb
    • 提供者:闻闻
  1. 2_MotorControl

    0下载:
  2. this the stepper motor contro lcode on xilinx spartan fpgas enjoy the cod e nd keep helpin each other-this is the stepper motor contro lcode on xilinx spartan fpgas enjoy the cod e nd keep helpin each other
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:550.78kb
    • 提供者:ahmad
  1. miller

    0下载:
  2. 使用VHDL实现基带码中密勒码的编解码,并加以验证确认编解码无误-The use of VHDL code in the realization of the baseband codec Miller code, and verify the correct codec to confirm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:238.92kb
    • 提供者:shaw
  1. shuzizhongdevhdl

    0下载:
  2. 用vhdl写的电子钟的源代码 可供初学vhdl者使用-use vvhdl write dianzizhong yuandaima gongchuxueshiyong
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:730.27kb
    • 提供者:吴红梅
  1. HighSpeedAD

    0下载:
  2. 基于FPGA数据采集系统,用VHDL语言描述,实现对高速AD转换的控制。-FPGA-based data acquisition system, described by VHDL language to realize high-speed AD conversion control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:111.34kb
    • 提供者:blackstar1
  1. vga

    1下载:
  2. vga接口的源码测试程序、Verilog语言编写-vga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:102.11kb
    • 提供者:wzk
  1. UART

    0下载:
  2. UART接口的源码测试程序、Verilog语言编写-UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:21.86kb
    • 提供者:wzk
  1. FPGA_Design_Guide_Chapter1_Westor

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.04mb
    • 提供者:陈枫
  1. stopwatch

    0下载:
  2. 一个用VHDL编写的秒表程序,可用Max+PlusII仿真-Prepared by a stopwatch with VHDL procedures, Max+ PlusII simulation can be used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:606.49kb
    • 提供者:jiangshengcheng
  1. UniversalRegister

    0下载:
  2. 普通的缓冲器 这种设计是一个普通的缓冲器,可以做一个直接的缓冲器,也可以做一个双向的转移缓冲器,还可以做一个递增的计数器和递减计数器-Universal Register This design is a universal register which can be used as a straightforward storage register, a bi-directional shift register, an up counter and a down counter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:953byte
    • 提供者:杜翔
  1. QuadD

    0下载:
  2. 四路D型触发器 这个例子表明一个条件任务状态能够怎样被使用来描述连续的逻辑-Quad D-Type Flip-flop This example shows how a conditional signal assignment statement could be used to describe sequential logic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:574byte
    • 提供者:杜翔
  1. u8051

    0下载:
  2. 8051VHDL原代码,编译成功,可下载到FPGA运行-8051VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.63mb
    • 提供者:yangguang
« 1 2 ... .78 .79 .80 .81 .82 3483.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭