CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 3487.88 .89 .90 .91 .92 ... 4323 »
  1. DGAMS

    0下载:
  2. Its a code guide. a helpful tool to learn VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:19.89kb
    • 提供者:aishwarya
  1. Elevator

    1下载:
  2. 基于FPGA的6层电梯控制器,使用VHDL编程,用quartus ii进行仿真模拟-Elevator Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-04
    • 文件大小:158.66kb
    • 提供者:xieyi
  1. clkdiv

    0下载:
  2. vhdl实现任意分频,在fpga上测试成功,只需修改一个变量即可实现任意分频-Arbitrary frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:613byte
    • 提供者:YSS
  1. VGA

    0下载:
  2. herez the code of VGA.its hardware implementation on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4kb
    • 提供者:amna
  1. 21controlFPGA

    1下载:
  2. 21control的系列FPGA开发板原理图-21control series FPGA development board schematics
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:869.48kb
    • 提供者:peter
  1. USB20

    0下载:
  2. USB2_V例子工程是一个FPGA数据通过USB2.0传输到PC机的示例.-USB2_V example FPGA project is a data transmitted to the PC through the USB2.0 sample machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-08-29
    • 文件大小:370.65kb
    • 提供者:王陶
  1. USB2_V

    0下载:
  2. USB2_V例子工程是一个FPGA数据通过USB2.0传输到PC机的示例.-USB2_V example FPGA project is a data transmitted to the PC through the USB2.0 sample machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:370.41kb
    • 提供者:王陶
  1. sourcefile

    0下载:
  2. 在Altera公司的Cyclone系列FPGA开发板上试验的按键中断程序,希望对那些学习中断开发的初学者有帮助。 pio_key.v是verilog编写的按键中断程序,对应四个按键,按其中任何一个键都可以发送一个中断; keyint.c是Nios中编写的C程序,用于检测按键的中断,如果检测到中断,会检测是哪个按键按下,从而执行相应的程序! -In Altera' s Cyclone series FPGA development board interrupt key test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.69kb
    • 提供者:王陶
  1. FPGA

    0下载:
  2. FPGA的教程哈哈合适的房间二级覅就就诶是大姐就饿飞加深对-FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.17mb
    • 提供者:宋平
  1. times

    0下载:
  2. 计数器,用VHDL实现,先6分频,再10分频,24分频,同时可做万年历-Counter, using VHDL realization frequency first 6 hours, 10 minutes and then the frequency, frequency of 24 minutes, at the same time to do calendar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:3.93kb
    • 提供者:孔莉
  1. jiaotongdeng

    0下载:
  2. 十字路*通信号灯试验,用max+plusII编程。希望对大家有用,-Test traffic lights at a crossroads, with max+ plusII programming. We hope to be useful,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:4.25kb
    • 提供者:纪海健
  1. 01_Verilog_Code_my

    0下载:
  2. different verilog examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:44.73kb
    • 提供者:sohaib
« 1 2 ... .82 .83 .84 .85 .86 3487.88 .89 .90 .91 .92 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭