CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 3483.84 .85 .86 .87 .88 ... 4323 »
  1. SOFT_SWITCH

    0下载:
  2. 软开关VHDL,实验效果不错,仅供学习使用。-soft switch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.69mb
    • 提供者:李伟
  1. ise_mb

    0下载:
  2. 实现ISE 内嵌 MicroBlaze 按键控制LED-embeded microblaze to ISE implement switch control leds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.4mb
    • 提供者:zhangrf
  1. vhdlCyc3.0

    0下载:
  2. 完整可用的VHDL编写健身自行车控制系统的复杂状态机系统,使用ISE编写,在spartan6上实测通过-Complete exercise bikes available in VHDL state machine control system complexity system using ISE written by the spartan6 Found
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1015.66kb
    • 提供者:王禹欣
  1. www.xuehi.com_3652859602

    0下载:
  2. 基于fpga和Quartus II的音乐播放器vhdl程序-Based on Quartus II fpga and vhdl music player program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-25
    • 文件大小:5.21mb
    • 提供者:
  1. music_vhdl

    0下载:
  2. 基于fpga和Quartus II的音乐播放器vhdl程序-Based on Quartus II fpga and vhdl music player program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-25
    • 文件大小:5.34mb
    • 提供者:
  1. UART_RS232

    0下载:
  2. 实现串口的收发数据-Serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:588.33kb
    • 提供者:御查监史
  1. RTL

    0下载:
  2. HMI产品上使用的将黑白屏提升分辨率变为彩色屏的verilog RTL code-verilog RTL code for convert Black/White HMI to high resolution color
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:8.02kb
    • 提供者:huanqing
  1. lcd

    0下载:
  2. 黑金FPGA开发板液晶驱动程序,包含了液晶控制模块,RAM模块,和SPI写模块。-Black gold development board FPGA LCD driver, including LCD control module, RAM module, SPI module and write.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.07mb
    • 提供者:薛佳
  1. divide-freq

    0下载:
  2. 基于XILINX芯片的verilog程序。调用DCM模块,完成50MHz转换75MHz,相位偏移90°-XILINX chip based on Verilog program. Call the DCM module to complete the 50MHz conversion, 75MHz, phase shift of 90 degrees
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.7mb
    • 提供者:薛佳
  1. multiplier

    0下载:
  2. 使用硬核乘加器完成两路输入数据相乘,每8个乘积结果累加后输出-The use of hard core multiplier accumularor complete two-way input data is multiplied by each of the 8 product, the cumulative output results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:522kb
    • 提供者:薛佳
  1. ADDA_4CE15

    0下载:
  2. 黑金开发板基于ALTERA cyclone4的AD/DA高速采集程序-Black gold development board based on AD/DA high speed acquisition program ALTERA cyclone4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.25mb
    • 提供者:薛佳
  1. key.v

    0下载:
  2. Verilog HDL 4*4键盘扫描模块-Verilog HDL 4*4 keyboard moodule
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.13kb
    • 提供者:
« 1 2 ... .78 .79 .80 .81 .82 3483.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com