CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 3565.66 .67 .68 .69 .70 ... 4323 »
  1. TPG_EDA_SOPC

    0下载:
  2. TPG_EDA_SOPC使用说明书,清华大学实验箱的使用说明.-TPG_EDA_SOPC use instructions, Tsinghua University, the use of the experimental box.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:219.11kb
    • 提供者:
  1. Nios_II_SOPC

    0下载:
  2. 基于Nios_II软核处理器的通信信号源SOPC设计,很有用的资料.-Nios_II soft-core processor-based communication signal source SOPC design, very useful information.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:330.27kb
    • 提供者:
  1. Avalon_VGA_Controller

    0下载:
  2. 可配置的vga显示控制器,加入到器件库中就能很方便地调用.-Configurable vga display controller, add to the library device can be easily called.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:244.97kb
    • 提供者:
  1. ThetaxiaccountingsystembasedonVHDL

    0下载:
  2. 利用VHDL 语言设计出租车计费系统, 使其实现计费以及预置和模拟汽车启动、停止、暂停等功能, 并设计动态扫描电路显示车费数目, 突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序通过下载到特定芯片后, 可应用于实际的出租车计费系统中。-The taxi accounting system based on VHDL includes the design of the tariff software , the p reset and simulation ofthe ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:115.19kb
    • 提供者:珍子
  1. ram

    0下载:
  2. 一些设用vhdl设计ram的资料,请下载看看吧-Vhdl design with a number of ram-based information, please download to see it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:18.34kb
    • 提供者:陳彥丞
  1. Verilog_quick_reference

    0下载:
  2. Verilog HDL 的快速入门,是网页格式。非常实用,包括语法、运算符等方面。-a useful quick reference of Verilog HDL. Especially for the starters like me!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:24.22kb
    • 提供者:escut
  1. hdl

    0下载:
  2. 网上流传的用来实现FPGA驱动VGA,从而实现一个pingpong小游戏的源码,实测可用。-a program embedded in a FPGA in order to drive the VGA and realize a little game named pingpong. tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.52kb
    • 提供者:escut
  1. vgatest

    0下载:
  2. 用verilog HDL写的VGA驱动,在FPGA上实测可用(实际上是别人的劳动成果,呵呵)。-VGA driver coded in Verilog HDL. Tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.39kb
    • 提供者:escut
  1. MAXPLUSII

    0下载:
  2. MAX+PLUSII使用说明 很具体是初学者的必读之物-MAX+ PLUSII use are very specific reading of material for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:15.31kb
    • 提供者:刘霁阳
  1. Boothmultiplier

    0下载:
  2. 布斯乘法器的语言描述功能违反外 暗暗达到-Booth multiplier described in the language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.52kb
    • 提供者:毛进
  1. UDasyncounter

    0下载:
  2. Up-down Asynchronous counter in Behavioral Model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:77.34kb
    • 提供者:Rahul
  1. Boothsmul

    0下载:
  2. Booths Multiplier using Behavioral Model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.72mb
    • 提供者:Rahul
« 1 2 ... .60 .61 .62 .63 .64 3565.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com