资源列表
pinlvji
- 用4位十进制计数器对用户输入时钟信号进行计数，计数间隔为1秒钟。计数满1秒钟后将计数值（即频率值）所存到4位寄存器中显示，并将计数器清0，在进行下一次计数。 频率计由三种模块组成：testctl为控制模块，由1Hz其准产生rst_cnt,load,cnt_en信号；cnt10为带清0及计数允许的十进制计数器；reg4b为四位寄存器。 -With four decimal counter input clock signal to the user to count, count one
VHDL
- PWM控制就是产生一定周期，占空比不同的方波信号，当占空比较大时，电机转速较高，否则电机转速较低。当采用FPGA产生PWM波形时，只需FPGA内部资源就可以实现，数字比较器的一端接设定值输出，另一端接线性递增计数器输出。当线性计数器的计数值小于设定值时输出低电平，当计数器大于设定值时输出高电平，这样就可通过改变设定值，产生占空比不同的方波信号，从而达到控制直流电机转速的目的。 直流电机控制电路主要由2部分组成，如图1所示： FPGA中PWM脉宽调制信号产生电路； &
clk_div.vhd
- 实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。-Implementation of the clock signal frequency technology, the program easy to understand, for the beginner who VHDL, provides a good approach.
groundmotionsignalacquisitionandprocessingsystem.r
- 基于FPGA与PC机的地震动信号采集与处理系统的研究与实现-FPGA and PC-based machine ground motion signal acquisition and processing system research and implementation
crc_16
- 基于FPGA的1CRC_16校验 基于FPGA的1CRC_16校验-FPGA-based FPGA-based 1CRC_16 check 1CRC_16 check FPGA-based validation 1CRC_16
second
- 基于FPGA的秒表设计 基于FPGA的秒表设计-FPGA-based FPGA design is based on the stopwatch stopwatch stopwatch design FPGA-based design
bianma
- 基于VHDL设计的在quarters2上的循环码编码器-VHDL-based design at quarters2 on the cyclic code encoder
add
- vhdl的最简单的加法器，quarters2编译通过-The most simple vhdl adder, quarters2 compiled through
17869348VHDL
- 很多VHDL实力，大家好好看看 很好的 -二
pwm_control
- 用VHDL实现的对电机的控制，包括正反转和调速-VHDL implementation of the use of motor control, including the positive and Speed
video_compression
- 用VHDL实现的视频压缩算法，希望大家学习学习-Using VHDL implementation of video compression algorithms, study study hope that everyone
AVR_Core
- AVR单片机的VHDL描述，希望对大家有所帮助-AVR microcontroller VHDL descr iption, and they hope to help everyone