CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .11 .12 .13 .14 .15 3616.17 .18 .19 .20 .21 ... 4323 »
  1. VHDL2

    0下载:
  2. VHDL的常见问题分类,相信对大家会有所帮助哦,可以下来看看啦,对初学者有帮助更大哦-VHDL FAQ classification, I believe it would be helpful for everyone Oh, could be down to see you, have greater help for beginners Oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:639.3kb
    • 提供者:liuling
  1. FPGA

    0下载:
  2. FPGA设计全流程.大家可以参考参考哦,可能对大家有所帮助哦-The entire FPGA design flow. Everyone can refer to reference Oh, may be helpful to everyone, oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:213.14kb
    • 提供者:liuling
  1. jiaotongdeng

    0下载:
  2. 1). 用红、绿、黄三色发光二极管作信号灯。主干道为东西向,有红、绿、黄三个灯;支干道为南北向,也有红、绿、黄三个灯。红灯亮禁止通行;绿灯亮允许通行;黄灯亮则给行驶中的车辆有时间停靠到禁行线之外。 2).由于主干道车辆较多而支干道车辆较少,所以主干道绿灯时间较长。当主干道允许通行亮绿灯时,支干道亮红灯。而支干道允许通行亮绿灯时,主干道亮红灯,两者交替重复。主干道每次放行50秒,支干道每次放行30秒。 在每次由亮绿灯变成亮红灯的转换过程中间,需要亮5秒的黄灯作为过渡,以使行驶中的车辆有时间
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.89kb
    • 提供者:靓仔
  1. ipcore51

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:955.15kb
    • 提供者:sunlichao
  1. Ring_mem_VHDL

    0下载:
  2. 响铃和内存管理功能的VHDL语言,用于程控交换机中的Xillinx芯片与DSP和ADDA等芯片配合实现交换机的功能-Ringing and memory management features VHDL language, for program-controlled switchboards in Xillinx and ADDA chip and DSP chip, etc. with the function of switches realize
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:11.99kb
    • 提供者:alanwater
  1. digitallogic

    0下载:
  2. 用VHDL编程语言加上硬件实现一个4层电梯模拟,用了数字逻辑的相关知识。-VHDL programming language used to add hardware to achieve a 4-story elevator simulation, using the digital logic of the relevant knowledge.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:16.45kb
    • 提供者:王栩
  1. debounce_exchange_VHDL

    0下载:
  2. 时钟分配和分路传输功能的VHDL语言程序,用于程控交换机功能时钟分配和分路传输功能-Clock distribution and transmission functions of shunt procedures VHDL language for program-controlled switchboard function clock distribution and transmission functions of shunt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8.52kb
    • 提供者:alanwater
  1. ADDA_control_VHDL

    0下载:
  2. VHDL语言的ADDA(模数数模置换)控制,用于程控交换机功能,与DSP和ADDA芯片配合-VHDL language ADDA (analog-to-digital digital-analog replacement) control, for program-controlled switchboard function, with the DSP and ADDA chip with
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:11.25kb
    • 提供者:alanwater
  1. XillinxFor_CKJH

    0下载:
  2. 程控交换机芯片用的VHDL语言程序, 与DSP配合完成程控交换机功能-VHDL code for tele-communication switcher in education
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.18kb
    • 提供者:alanwater
  1. REACH

    0下载:
  2. 基于VHDL的异步串行通信电路设计 随着电子技术的发展,现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD的出现,使得电子系统的设计者利用与器件相应的电子CAD软件,在实验室里就可以设计自己的专用集成电路ASIC器件。这种可编程ASIC不仅使设计的产品-VHDL-based asynchronous serial communication circuit design with the advent of electronic technology, field programmable g
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.66kb
    • 提供者:chaiyiming
  1. dec3_8

    0下载:
  2. 有VHDL写的一个38译码器,并付仿真波形.-VHDL has written a decoder 38, and pay the simulation waveform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:56.4kb
    • 提供者:陈阿水
  1. add_eight

    0下载:
  2. 用VHDL写的一个8位全加器的实验程序,供新手参考-Use VHDL to write an 8-bit full adder of the experimental procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:58.53kb
    • 提供者:陈阿水
« 1 2 ... .11 .12 .13 .14 .15 3616.17 .18 .19 .20 .21 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭