CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .13 .14 .15 .16 .17 3618.19 .20 .21 .22 .23 ... 4323 »
  1. src

    0下载:
  2. 鼠标的verilog驱动,代码很短上电初始化后即可使用-Verilog mouse driver, code to initialize a very short period after the power to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.13kb
    • 提供者:long Xu
  1. ps2_mouse

    0下载:
  2. ps2鼠标驱动,verilog 编写,代码很短,上电初始化后即可使用-ps2 mouse driver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.82kb
    • 提供者:long Xu
  1. 步进电机及伺服电机的控制

    2下载:
  2. 本程序采用vhdl语言对步进电机及伺服电机进行控制,控制方式灵活,有变速,正反转,显示等多个模块-This procedure using VHDL language of stepper motor and servo motor control, control flexibility, have variable speed, positive, showing a number of modules, etc.
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-17
    • 文件大小:4.35kb
    • 提供者:阿汤
  1. VerilogUSB

    0下载:
  2. 使用方法: 1.拷贝到硬盘,用ISE打开工程文件即可-Usage: 1. Copy to your hard disk, open the project file with ISE can
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:149.95kb
    • 提供者:su
  1. VHDL_exmple

    0下载:
  2. VHDL编程一百例,包括加法器、乘法器、移位寄存器、奇偶校验器等。pdf格式的,仅供学习使用-VHDL Programming 100 cases, including the adder, multiplier, shift register, parity, etc.. pdf format, for learning to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.33mb
    • 提供者:
  1. cic_compiler_ds613

    0下载:
  2. cic_compiler_ds613 xilinx technology documents
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:521.57kb
    • 提供者:feng zhenwei
  1. ddszh

    0下载:
  2. 基于FPGA的DDS正弦信号发生器,信号失真小,频率稳定,可调-FPGA DDS shuzhi xinhao
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:321kb
    • 提供者:wzy
  1. MaxPlusII

    0下载:
  2. MaxPlus II 简易用户使用入门指南,解释详尽,内容易懂-Simple user MaxPlus II Getting Started Guide to explain the detailed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:229.13kb
    • 提供者:yol
  1. fpga

    0下载:
  2. FPGA 的教程 ,适合初学者,望有点启发-fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.2mb
    • 提供者:yukunshi
  1. can.tar

    0下载:
  2. can控制器IP核,verilog语言描述实现。含测试例-can controller IP core, verilog language described realize. Containing the test cases
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:52.64kb
    • 提供者:yu
  1. Quartus7.2

    0下载:
  2. 通过VHDL实现4位全加器,8位全加器,和8位通用寄存器的设计-4-bit full adder 8-bit full adder 8-bit register using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:903.18kb
    • 提供者:yepp_u2
  1. vga_colors

    0下载:
  2. 该项目在VGA显示器上显示8色竖彩条。使用VerilogHDL语言编写,在Altera公司的QuartusII开发环境下验证通过。-The project was displayed on the monitor VGA color vertical color 8. VerilogHDL language used in Altera' s development environment QuartusII verification through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:14.87kb
    • 提供者:submars
« 1 2 ... .13 .14 .15 .16 .17 3618.19 .20 .21 .22 .23 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭