搜索资源列表
comp_arith
- cpu设计中关于加法器，乘法器，除法器设计的ppt，希望对硬件学习的人有帮助
mul8
- ieee公布的标准8位浮点乘法器，可综合。采用标准算法。
shiweichenfaqi
- maxplus做的四位乘法器，可下载仿真
applicationofhardwaredescripptionlanguageCVHDLinth
- 通过四位乘法器的实例详细介绍了用ＶＨＤＬ语言设计数字系统的流程和方法，通过仿真实现预定目的．
gaopin
- 高频小信号放大器，采用1496模拟乘法器，分为调制解调模块
moni
- 现在，常用的模拟乘法器基本上都已实现集成化。而且集成模拟乘法器是一种重要的非线性器件，广泛应用于频率变换、信号处理电路中，构成调制、解调或其它电路。随着集成技术的发展和应用的日益广泛，它已成为继集成运算放大器后最通用的模拟集成电路之一。下面简单介绍一下模拟乘法器
64
- 64位乘法器，超前进位的，大家看看，通过仿真的，verilog的
bmul32
- 用VHDL写的一个32位并行乘法器的源代码，已经过验证，可以直接使用
bmul32_test
- 32位并行乘法器的测试文件，已经经过验证，可以直接使用
booth
- booth乘法器电路，基四实现，附带有testbench
32bits_float_muliplier
- 32位浮点乘法器的设计，讲的挺好的，供参考啊
chengfaqi
- 用c 实现乘法器的功能,我已经用过并调试过了，很好的原代码
RScoefficient
- RS（255，239）编码的乘法器系数计算，用VC++实现
cf_fp_mul
- 浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件
float_mul
- booth 乘法器 不同于传统的算法实现
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
shifenge
- 该模型用于搭建了一个基于时分割乘法器的电子式电能表的模型
4_COMP
- 使用硬件实现,效率较高的乘法器,通过FPGA验证的
mutip
- 16位乘法器 16位乘法器
EDA
- 里面是一个FIR滤波器的设计报告 里面有具体的 代码 等等 加法器 乘法器 见发起 等等 承平