搜索资源列表
changyongdevhdl
- 4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器-four multipliers, dividers four eight data latches, and eight other phase comparators, synchronous reset with the state machine, the component level with the cases of design, the highest
CHENGFAQI
- 本源码是高速并行乘法器的设计源码，开发软件为MAX+PLUS.输入为两个带符号的二进制数-the source is a high-speed parallel multiplier design source, development of software for MAX PLUS. with the importation of two symbols of binary -
C_9
- 100个经典vhdl编程实例， 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器...... -100 vhdl classical programmi
GPS_code_nco
- 这是GPS接收机，基带处理模块中累加模块设计代码，用于码跟踪环。代码设计巧妙，避免了消耗FPGA中比较稀缺的硬件乘法器资源。-This is the GPS receiver, Baseband Processing Module cumulative module design code for the code tracking loop. Code so cleverly designed to avoid the consumption of more FPGA hardware mul
Thedesignof32×32-bmultiplier
- ~~~ ~32*32的乘法器-~~~ ~~~ ~ 32 * 32 Multiplier
Sy1
- 用C语言实现的乘法器-C language Multiplier
verlog_basic
- 用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器，乘法器，除法器，多路选择器，二进制转BCD码，加法器，减法器等等。-verlog used some language addendum to the basic experiment, which is suitable for FPGA / CPLD beginners. Including eight priority encoder, multipliers, dividers, multi-p
jiangxiaolong
- 蒋小龙的关于FPGA算法教程.经典! (其中包含加法器,乘法器极其算术逻辑部件设计)
M_SSB_100
- 由乘法器组成 单边带信号产生的 仿真源代码 msm
PIPELINE_MUL_ADD
- 利用2個加法器及2個乘法器加上平行化處理來實現
chengfa
- 一种小小的乘法器，基于VC++，可以说是一个比较简单的练习MFC与C++的小程序。
mult8_rtl
- 一个用VHDL语言编写的乘法器程序，望大家多多支持啊。
comple_mult
- 这是一个复数乘法器，相信对经常从事dsp信号处理的人士有帮助，该乘法器采用先进的dspbuilder进行建模，既简洁又实用。
8BIT
- 基于FPGA的8位乘法器代码,可以进行四象限乘法
cpupipeline
- CPU设计，加法器，乘法器，除法器等，有原理讲解等。挺不错的资料
GFEMultiplierTaps
- 用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序
GFEConsMulTaps
- 用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序
Low_Mufilter
- 信号处理－滤波器设计（基于matlab和Mathmatica的设计方法）中关于无乘法器椭圆IIR滤波器设计的原创程序。
expt91_multi8x8
- 基于fpga和sopc的用VHDL语言编写的EDA移位相加硬件乘法器
multiple
- 介绍了几种常用的乘法器的设计，carry_save_mult，ripple_carry_mult等，压缩包中包含结构流程图，用verilogHDL语言，采用modelsim仿真验证