CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .43 .44 .45 .46 .47 5848.49 .50 .51 .52 .53 ... 33646 »
  1. dwt_32

    0下载:
  2. Haar wavelet for an image of 32*32.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1005byte
    • 提供者:Rishi
  1. examples

    0下载:
  2. Code on Debouncer, ripple carry adder, Sequence detector, huffmann encoder and some more examples in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.43mb
    • 提供者:SUDHIR
  1. jpegencoder

    0下载:
  2. jpeg encoder in vhdl including modules MAC, Wavelet encoder, filter bank, image to text converter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.75kb
    • 提供者:SUDHIR
  1. run_led

    0下载:
  2. verilog顺序操作实现三个LED灯轮流闪烁,产生流程等的效果。-verilog sequential operations to achieve three LED lights flashing alternately, processes, etc. to produce results.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.27kb
    • 提供者:陈忠德
  1. key_detect

    0下载:
  2. 由verilog编写的简单的按键消抖模块。主要是由“电平检查模块”和“10ms延迟模块”组合合成。-Verilog prepared by the simple key debounce module. Mainly synthesized by a combination of level examination module and module 10ms delay
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.5kb
    • 提供者:陈忠德
  1. buzzer_sos

    0下载:
  2. verilog语言编写的能有次序控制输出莫斯密码SOS的模块。-verilog language written in order to have control of the module output Moss SOS password.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.46kb
    • 提供者:陈忠德
  1. PS2

    0下载:
  2. 基于verilog语言不编写的键盘的PS2接口解码程序。-Verilog language is not written on the PS2 keyboard interface to the decoding process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:陈忠德
  1. VGA_module

    0下载:
  2. 基于verilog语言编写的VGA协议的程序,用以驱动VGA接口的显示屏-Based verilog language VGA protocol procedures to drive VGA display interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.74kb
    • 提供者:陈忠德
  1. AD_sample

    0下载:
  2. AD采集模块,设计模块采集AD5270的输出数据-AD Collection module Design module to collect the output data of AD5270
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:60.9kb
    • 提供者:张黑
  1. Display_7seg

    0下载:
  2. Basys 3 开发板入门实验,按键控制7段数码管显示试验。-Basys 3 development board entry test, key control of the 7 section of the digital tube display test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:475.39kb
    • 提供者:罗密
  1. Oscilloscope

    0下载:
  2. Basys 3 示波器工程源代码,可以参考。-Basys 3 oscilloscope source code, can refer to.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.48mb
    • 提供者:罗密
  1. spi_flash_VHDL

    0下载:
  2. winbon 的芯片w25p16 驱动,使用VHDL语言,输入时钟为125M,只要稍微修改IDLE里面的跳转状态机就能跳转到各个读写,或是擦除状态。-the chip is winbon w25p16. vhdl language. the sysclk is 125m. it is easy to jump to write , read, or erase status by change idle status.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:钱愈玉
« 1 2 ... .43 .44 .45 .46 .47 5848.49 .50 .51 .52 .53 ... 33646 »
搜珍网 www.dssz.com