CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .45 .46 .47 .48 .49 5850.51 .52 .53 .54 .55 ... 33646 »
  1. 04_LCD1602_Display_Design

    0下载:
  2. LCD1602的verilog驱动源码,有需要的拿去用-lcd1602 source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:104.96kb
    • 提供者:张晓光
  1. fsmc_fpga

    0下载:
  2. STM32单片机与FPGA 总线通信源码,编译通过,有需要的拿去用-stm32 fpga fsmc source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.38mb
    • 提供者:张晓光
  1. qiduanxianshi

    0下载:
  2. Verilog代码段,包括七段数码管显示电路,调试通过的代码哦,很实用-Verilog code segments, including the seven-segment LED display circuit, code debugging through, oh, very practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:581byte
    • 提供者:张大江
  1. sht30

    0下载:
  2. 温湿度传感器sht30驱动,系统时钟为125M可读出温湿度。-sht30 driver,sysclk=125MHZ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.56kb
    • 提供者:钱愈玉
  1. bouncing_ball

    0下载:
  2. vga输出跳动小球代码,采用vhdl编码,通用各种fpga期间-vga outputs bouncing ball
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:15.35kb
    • 提供者:Liang Wu
  1. beep

    0下载:
  2. beep蜂鸣器输出报警声实验 滴。。滴。。滴。。 -beep buzzer alarm sound experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:129.32kb
    • 提供者:徐驰
  1. bram_shift_reg_w16x3072

    0下载:
  2. 使用 xilinx blockram 做连续shift 在图像处理中 做多行缓存很方便-Using blockram Xilinx as a continuous shift in the image processing to do more than the cache is convenient
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:898byte
    • 提供者:huachaoge
  1. Clk50M_div_1HZ

    0下载:
  2. 分频实验,将50M时钟分频为1HZ,输出LED1,闪亮-Crossover experiments, 50M clock divider is 1HZ, output LED1, shiny
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:949.9kb
    • 提供者:徐驰
  1. key_led

    0下载:
  2. 读取按键信号实验 如果按下的是key1,那么点亮LED1 如果按下的是key2,那么点亮LED1-LED2 以此类推,如果下按key8,那么全部点亮8个led-Reads the key signal experiment If you press the key1, then lit LED1 If you press the key2, then lit LED1-LED2 So, if the next press key8, then all eight led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:229.98kb
    • 提供者:徐驰
  1. dled

    0下载:
  2. 通过程序编写实现动态数码管显示实验,挨个显示1,2,3,4,5,6,7,8-Dynamic digital tube display through programming experiments, one by one show 1,2,3,4,5,6,7,8
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:357.29kb
    • 提供者:徐驰
  1. ckey_led

    0下载:
  2. 拨码开关驱动控制LED 如果拨码开关推上去1,那么点亮LED1 如果拨码开关推上去2,那么点亮LED2-DIP switch drive control LED If the DIP switch is pushed up one, then lit LED1 If the DIP switch is pushed up to 2, then lit LED2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:235.24kb
    • 提供者:徐驰
  1. risc16f84_latest.tar

    0下载:
  2. iT IS A 16 bit RISC processor,,It is easily virtualizable and reconfigurable.It is implemented in FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:284.62kb
    • 提供者:Jenny
« 1 2 ... .45 .46 .47 .48 .49 5850.51 .52 .53 .54 .55 ... 33646 »
搜珍网 www.dssz.com