资源列表
fre_dev_v0.1
- 用verilog编写的频率可以控制的三角函数发生器,其中用matlab编写的sine表存入rom中-use verilog making the generator of sine and cosine
MIPS32SingleCycle
- VHDL Implementation of a 32bit Single Cycled MIPS.-VHDL Implementation of a 32bit Single Cycled MIPS.
FIFO-verilog-CODE
- FIFO存储器的Verilog设计与实现-FIFO verilog CODE
CY7C68013 Slave FIFO
- CY7C68013 Slave FIFO
设计IIR滤波器
- 设计IIR滤波器（带通，三种方法，fs=2000HZ,通带频率300~500HZ，阶数自选，画频率特性并分析比较）.
fifo
- FIFO源码以及测试文件基于ISE14，Verilog语言编写，全部工程。-FIFO based on source code and test files ISE14, Verilog language, the whole works.
ML505
- ML505开发平台测试的工程(采用嵌入式系统实现)，整个工程。-ML505 development platform for test engineering (embedded systems implementation), the whole works.
sp605PCIe
- xilinx评估板sp605的PCIe的verilog源程序(已经经过调试)-Evaluation Kit for PCIe-sp605 xilinx verilog source (which has been commissioning)
Xilinxml505-
- 这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件，可以直接下载使用-This file contains the company s ml505 FPGA Xilinx bit code and configuration files, you can directly download
vhdl_100_ex
- VHDL语言100例详解，时候初学者学习使用-100example of vhdl
spi
- SPI通讯协议 应用VHDL语言编写实验SPI通讯-SPI VHDL
spi_ipcore
- 比较实用的SPI Verilog 编程，里面有仿真时序和源代码，简单改一改可直接，支持SPI双模式。-More practical SPI Verilog programming, which has simulation timing and source code, simple and can be directly altered, supports SPI dual mode.