资源列表
Eth-VERILOG
- 网卡的verilog源代码,可以参考一下-verilog code
Tkstudio-
- tkstudio可以完成从工程建立到管理、编译、连接、目标代码的生成、软件仿真和硬件仿真等完整的开发流程.尤其C编译工具在产生代码的准确性和效率方面达到了较高的水平-He is a multi-core with a powerful built-in editor compiling, debugging environment, you can complete the works to establish and manage, compile, link, currently Sta
shumaxiangkuang
- 数码相框，tft彩屏加SDHC，读取SDHC卡里面的图片在TFT彩屏上显示-sdhc program
mc8051-IP
- VHDL 8051 IP, VHDL写的8051的IP核。-VHDL 8051 IP
PS2VGA_GAME_C5H
- 打砖块游戏 vga输出 ps2输入 vhdl源代码-vhdl game vgaoutput ps2 output
adc0832tt_c
- PWM 51单片机产生的通开关管如用于IGBT导I-PWM production 51
A-VHDL-Tutorial-for-EE-475
- this about vhdl programming on fpga-this is about vhdl programming on fpga
latex
- this a software called latex
SHA1VHDL-code
- this abou hash function programming on fpga -this is abou hash function programming on fpga
verilog2vhdl-03FEB2012
- this software converts verilog to vhdl
design
- 计算机组成原理课程设计报告 微程序控制计算机设计-Principles of Computer Organization course design report Micro-program control computer design
EWB_eclock
- 用方波信号发生器发出1HZ的稳定的方波信号作为CP信号输入 ,秒计数器满60向分计数器进位,分计数器满60向小时进位,小时计数器按“23翻0”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒。并具有可整点报时与定时闹钟的功能。 本数字钟的功能列表如下： 1）基本功能：秒、分钟、小时计时、显示及校对； 2）整点报时功能：在每小时59分50秒开始500Hz频率发声提示，整点时1000Hz发声，之后声音停止； 3）定时报闹功能：可设定闹钟定点报闹，可用开