CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 2615.16 .17 .18 .19 .20 ... 4323 »
  1. traffic-lightr

    0下载:
  2. 课堂实验交通灯源码,交叉路口上状态切换次序为(复位)红红-红绿-红黄-绿红-黄红-红绿。南北和东西分别对称。-Classroom experiment traffic light source, crossing state switch on the order (restoration) red red red, green, yellow and red--green red-yellow, red and green- North and south and things were sy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:853byte
    • 提供者:LJY
  1. Simple-calculator

    0下载:
  2. Simple calculator using VHDL coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.23mb
    • 提供者:kien kien
  1. 100vhdl

    0下载:
  2. VHDL语言100例,第1例 带控制端口的加法器,第2例 无控制端口的加法器等-VHDL language 100 cases, 1 case with a control port adder, two cases of the control port adder and so on. . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:259.78kb
    • 提供者:凌霄
  1. TCDTiming

    0下载:
  2. tcd1501d 时序,用于tcd1501d的驱动,不知可否好使,希望供大家参考-the code is for tcd1501d ccd timing,wish it is useful for you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:714byte
    • 提供者:梦的小妞
  1. delay-12

    0下载:
  2. 延时N个脉冲时间,在这里是延12个脉冲,4个通道。-delay 12
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.03kb
    • 提供者:赵润
  1. lcdafpga

    0下载:
  2. LCD控制FPGA的VHDL程序与仿真-FPGA to drive the LCD display Chinese characters "" program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.41kb
    • 提供者:高帅娜
  1. Finite-state-machine

    0下载:
  2. 有限状态机在嵌入式软件中的应用 简述了有限状态及的基本概念和传统理论,提出了利用有限状态机进行程序设计的基本思想。-Finite state machine in the embedded software Finite state and the basic concepts and theories, the basic idea of the finite state machine programming.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:140.79kb
    • 提供者:高帅娜
  1. VHDL

    0下载:
  2. 这个是基于一下的要求设计的:1、输入输出数据宽度为12位, 2、阶数为4阶段线性相位FIR滤波器, 3、类型为:低通。-This is based on what the requirements of the design: an input and output data width is 12, 2, the order of the four stages of linear phase FIR filters, 3, type: low pass
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:701byte
    • 提供者:zhangyatao
  1. FPGA-Implementation-for-MIMO-ofdm

    0下载:
  2. FPGA implementation of KBEST algorithm for MIMO OFDM system. -FPGA implementation of KBEST algorithm for MIMO OFDM system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:452.7kb
    • 提供者:wzx
  1. uart_lcd1602

    0下载:
  2. 点亮altera公司DE2代开发板的1602液晶,采用niosII方法。-Light the LCD1602 of the altera DE2 board with the niosII method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.49mb
    • 提供者:王郑帼
  1. traffic-lights

    0下载:
  2. 交通灯代码,可实现东西南北红绿灯显示及倒计时,紧急情况可重置,还可实现左转点阵显示。-Traffic light code to achieve the East and West traffic light shows and countdown, emergency situations can be reset, but also to achieve turn left dot matrix display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.65kb
    • 提供者:刘锦宇
  1. blackjack

    0下载:
  2. 利用verilogHDL语言编写的一个21点游戏,利用开发板上的按键开关与液晶显示作为人机交互,有人机对战和双人对战两种模式。-This is a blackjack game which is designed with verilogHDL. It contains two modes, which are Player2Player and Player2Computer mode.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:65.35kb
    • 提供者:eaton
« 1 2 ... .10 .11 .12 .13 .14 2615.16 .17 .18 .19 .20 ... 4323 »
搜珍网 www.dssz.com