CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .14 .15 .16 .17 .18 2619.20 .21 .22 .23 .24 ... 4323 »
  1. 4BCDcodeaddition

    0下载:
  2. 用verilog实现两个4位BCD码数字的十进制加法计算-4 bit BCD coded decimal addition calculations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.75kb
    • 提供者:小卒
  1. vga_display

    0下载:
  2. DE2平台上VGA接口设计,静态图片的显示-VGA connector on the DE2 board design, the display of static images
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.16mb
    • 提供者:jie
  1. key_test

    1下载:
  2. verilog HDL编写的在quartusii环境下的24秒倒计时代码-verilog HDL the quartusii environment in the 24 seconds countdown code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-10
    • 文件大小:1kb
    • 提供者:马海林
  1. uart_led

    0下载:
  2. 9600波特率控制小灯 01,02各亮一个,03全亮,其他不亮。-9600 baud rate control of small01,02 each on a bright,03, other is not bright.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.38mb
    • 提供者:陈拓
  1. SDRAM

    0下载:
  2. 在ISE环境下对SDRAM(异步动态存储器)的控制模块设计。-In the ISE environment of SDRAM ( asynchronous DRAM ) control module design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:12.26mb
    • 提供者:陈拓
  1. led

    0下载:
  2. 在ISE环境下VHDL语言编写两个小灯交替亮。-In the ISE environment VHDL language two small light alternating light.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:48.28mb
    • 提供者:陈拓
  1. poc

    0下载:
  2. verilog 写的POC接口代码。测试波形功能通过。内有波形模拟CPU以及仿真文件。-A poc module written by verilogHDL.Can be used in communicating with MCUs. The simulate wave file is already inside.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:214.53kb
    • 提供者:王润
  1. projo5

    0下载:
  2. VHDL instruction to make 4 leds screen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:286.35kb
    • 提供者:Ryba
  1. FPGA

    0下载:
  2. 关于FPGA的入门教程和软件的使用教程,非常的详细-fpag book
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:575.92kb
    • 提供者:zzy
  1. VHDL

    0下载:
  2. 基于FPGA的高精度多路温度采集器,采用VHDL语言编写-FPGA-based high-precision multi-channel temperature logger, using the VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:197.9kb
    • 提供者:佳佳
  1. closed_SPWM

    0下载:
  2. 带PI闭环测试生成的SPWM方案已通过测试,可以实现SPWM输出 -SPWM scheme with a PI closed-loop test generation has been tested, you can achieve SPWM output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.22kb
    • 提供者:john
  1. csm12d_i2c

    1下载:
  2. freescale mc9s12xdt512 mcu i2c 程序,实现i2c 协议,进行通信-i2c of freescale mc9s12xdt512 mcu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-17
    • 文件大小:302kb
    • 提供者:陈晨
« 1 2 ... .14 .15 .16 .17 .18 2619.20 .21 .22 .23 .24 ... 4323 »
搜珍网 www.dssz.com