CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .12 .13 .14 .15 .16 2617.18 .19 .20 .21 .22 ... 4323 »
  1. i2cSlave_1

    0下载:
  2. This the first file that describes an i2CSlave interface.-This is the first file that describes an i2CSlave interface.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.21kb
    • 提供者:SS
  1. i2cSlave_2

    0下载:
  2. Verilog source for i2C Slave device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.72kb
    • 提供者:SS
  1. test_i2c_1

    0下载:
  2. Testbench for an i2c controlling an I2c slave device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.39kb
    • 提供者:SS
  1. test_i2c_2

    0下载:
  2. Testbench part 2 for an i2c controlling an I2c slave device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.77kb
    • 提供者:SS
  1. test_i2c_3

    0下载:
  2. Testbench file 3 for an i2c controlling an I2c slave device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.13kb
    • 提供者:SS
  1. test_i2c_4

    0下载:
  2. Testbench file 4 for an i2c controlling an I2c slave device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1009byte
    • 提供者:SS
  1. PID-algorithm

    0下载:
  2. PID算法控制点击速度,PWM脉宽调制方法-PID algorithm to control the motor Speed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:768.5kb
    • 提供者:lee
  1. application-in-card-and-servo-drive

    0下载:
  2. AB相编码器解码接口_PWM输出SOPC方案及其在运动控制卡和伺服驱动器中的应用-AB phase encoder decoder interface _PWM output SOPC program and its application in motion control card and servo drive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:369.2kb
    • 提供者:long
  1. new-traffic-led-code

    0下载:
  2. 此代码为经过编译的智能交通灯程序,可以实现定周期控制,倒计时显示的功能!-This code is compiled intelligent traffic light program, you can achieve a given cycle control, countdown display function!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.95kb
    • 提供者:曹开
  1. array_mult

    0下载:
  2. array multiplier in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:568byte
    • 提供者:muthu
  1. counter8

    0下载:
  2. COUNTER - 8 BIT UP COUNING ALGORITHM.INCLUDED WAVEFORM FOR COUNTING
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:30.18kb
    • 提供者:muthu
  1. oscillator

    0下载:
  2. CODE FOR ON CHIP OSCILLATOR IMPLEMENTATION IN ALTERA MAX2 SERIES CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:800byte
    • 提供者:muthu
« 1 2 ... .12 .13 .14 .15 .16 2617.18 .19 .20 .21 .22 ... 4323 »
搜珍网 www.dssz.com