CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .79 .80 .81 .82 .83 2684.85 .86 .87 .88 .89 ... 4323 »
  1. BouncingBall

    0下载:
  2. VGA显示撞球游戏 硬件平台:DE2-70开发板 通过控制按钮可调节小球大小和运动速度-VGA display pool game Hardware platforms: the DE2-70 development board The control buttons can adjust the size and velocity of the ball
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.02mb
    • 提供者:lzf
  1. 6303346Viterbi217_IP

    0下载:
  2. 简单通用的代码,采用vhd编程实现,很实用的。-so good itis for us student
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:74.26kb
    • 提供者:张憨
  1. viterbi234

    0下载:
  2. vhdl语言编程软件应用于学习教程。适合于初学者进行vhdl语言的学习。-very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:222.68kb
    • 提供者:张憨
  1. Multiplier4X4

    0下载:
  2. 乘法器:4bit*4bit,兩個輸入,一個輸出,這個是verilog程式,名字是Multiplier4X4,功能是乘法。-Multiplier: 4-bit* 4bit, two inputs, one input, this is a verilog program name Multiplier4X4, function is multiplication.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:204.68kb
    • 提供者:MJ
  1. Timer

    0下载:
  2. 這是時間計數器,名字為Timer.rar,功能為電子時鐘的顯示,可分為時分秒。-This is time counter the name Timer.rar, the function of the electronic clock display can be divided into minutes and seconds.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.04kb
    • 提供者:MJ
  1. FIFO

    0下载:
  2. 这是本人学习FPGA时亲自原创的代码,实现的是8x8的fifo结构,采用同步的FIFO结构,仿真测试已经成功!-This is I learn when the original code FPGA in person, the realization of 8 x8 is the fifo structure, the synchronization of the fifo structure, the simulation test is a success!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:550.07kb
    • 提供者:xie hao
  1. key_scan

    0下载:
  2. 这个是学习FPGA时候自己写的键盘扫描的代码。采用的是边沿检测的方法,并且进行了滤波处理,本人测试仿真成功!-This is when the FPGA write their own learning keyboard scan code. Use is edge detection method, and its filtering processing, I test simulation success!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:358.9kb
    • 提供者:xie hao
  1. RYG_snake

    0下载:
  2. 這是交通號誌的顯示,名字為RYG_snake.rar,分為紅燈,黃燈與綠燈。snake.v是代表汽車!-This is the display of the traffic signal, the name RYG_snake.rar divided into red, amber and green. snake.v is on behalf of car!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.34kb
    • 提供者:MJ
  1. fulladd4bit

    0下载:
  2. 這是全加器,名字為fulladd4bit.rar,功能為四位元的加法。-This is the full adder, the name of fulladd4bit.rar function is the addition of four bits.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:620byte
    • 提供者:MJ
  1. 16QAM

    0下载:
  2. 用VHDL语言完成对16QAM的编程和仿真-VHDL language 16QAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.15mb
    • 提供者:龙泽辉
  1. autosell_newspaper

    0下载:
  2. 這是FPGA自動販賣機的功能,名字為autosell_newspaper.rar,其中使用了有限狀態機。-FPGA vending machines function, the name of the autosell_newspaper.rar, which uses the finite state machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.06kb
    • 提供者:MJ
  1. LED-DISPLAY

    0下载:
  2. VHDL语言实现数码管的不同亮暗要求,组成时变的图案-vhdl Light Emitting Diode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:35.46kb
    • 提供者:龙泽辉
« 1 2 ... .79 .80 .81 .82 .83 2684.85 .86 .87 .88 .89 ... 4323 »
搜珍网 www.dssz.com