CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 2721.22 .23 .24 .25 .26 ... 4323 »
  1. 1111

    0下载:
  2. 用FPGA实现1602显示 大家可以参考一下例子相互学习-FPGA Implementation of 1602 shows we can refer to his example to learn from each other
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:440.71kb
    • 提供者:王得鑫
  1. Cal2

    0下载:
  2. 课堂学习自制VHDL计算器小程序,使用4*4键盘,A加法,B乘法,C退格,E等于,F清零。-A program of Calculator made in VHDL course in school, using 4*4 keyboard.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:761.1kb
    • 提供者:Wang
  1. hongwai

    0下载:
  2. 进行红外遥控器的解码功能,在4个数码管上显示编码信息!!比较实用-this is very useful!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.15kb
    • 提供者:zzw
  1. clock

    0下载:
  2. 这是一个时钟功能的verilog程序,实现即时功能-it s a clock program(verilog)!,it may be useful to your study!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:793byte
    • 提供者:zzw
  1. counter

    0下载:
  2. 这是一个0~9999的计数器,间隔为1s,希望对初学者有用-this is a counter!0~9999,you can learn this for deep learning~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:674byte
    • 提供者:zzw
  1. USB-2.0-source-code-by-VHDL

    0下载:
  2. 实现USB2.0,采用VHDL编写,源代码已按类分好-USB 2.0 source code by VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:201.09kb
    • 提供者:zzz
  1. FIFO

    0下载:
  2. fifi asyncronous and syncronus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.26mb
    • 提供者:Robert
  1. light

    0下载:
  2. fpga实现循环彩灯的控制设计,整个模块包括了分频,计数和led控制等模块 -fpga circular lantern control design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:241.92kb
    • 提供者:谢辉雄
  1. verilog-code-for-varying-pulses

    0下载:
  2. The program is written in verilog. The code is written to output a sequence of pulses with a width of that of the clock. the sequence is in the order of 1,2,3,1,5 ms delay
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:110.17kb
    • 提供者:Srinath
  1. 5-verilog-programs

    0下载:
  2. the file contains 5 verilog source codes 1. varying pulses 2. DRAM 3. FIFO 4. UART 5. 16 bit divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.1kb
    • 提供者:Srinath
  1. Division

    1下载:
  2. Verilog hdl 除法综合仿真实现,另包含测试文件-Verilog hdl Division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.33kb
    • 提供者:杨凯
  1. inverse9

    0下载:
  2. veliog hdl 基础域运算 求逆 仿真综合实现-veliog hdl inverse9
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:911byte
    • 提供者:杨凯
« 1 2 ... .16 .17 .18 .19 .20 2721.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com