CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .22 .23 .24 .25 .26 2727.28 .29 .30 .31 .32 ... 4323 »
  1. cntm60

    0下载:
  2. VHDL实现的60s计时器,用于时钟控制电路,实现计时。-the 60 seconds timer based on VHDL is used to controling the electronic circuit of timer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:141.38kb
    • 提供者:林子
  1. decoder

    0下载:
  2. VHDL语言实现的七段译码器,一般用在实验中的七段数码显示上。-Seven-segment decoder based on VHDL language,is commonly used on the experiment of seven-segment number s displaying.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:294.62kb
    • 提供者:林子
  1. baheyouxiji

    1下载:
  2. 用vhdl实验板子实现用led灯和按钮实现拔河游戏,通过按键快慢来决定灯的移动顺序,从而获胜-bahe game for led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-04
    • 文件大小:5.69mb
    • 提供者:快乐王
  1. Responder

    0下载:
  2. 基于VHDL语言的抢答器,各个模块的功能1.抢答器同时供N名选手,(此处假设4个)分别用4个按钮S0~ S3表示。 2.设置一个系统“开始复位”开关S,该开关由主持人控制(当主持人按下该开关后以前的状态复位并且开始计时抢答)。 3.抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示。选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能,且一次抢答的时间(0-99S)。当主持人启
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.8kb
    • 提供者:linhaiquan
  1. Virtual-Paint

    0下载:
  2. 基于SOPC的VGA小游戏设计与应用,DE2开发板的学习资料。-Based on the the SOPC VGA game design and application, the DE2 development board to learn information.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.97mb
    • 提供者:zhaochengru
  1. Nios_II_SPI

    0下载:
  2. 基于sopc的SPI例子学习资料,对于初学者来说很有帮助的。-Learning materials based on the SPI example sopc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:15.29mb
    • 提供者:zhaochengru
  1. nios_ck

    0下载:
  2. VHDL的小例子,DE2开发板的入门例子,一个基于SOPC的串口的例子。- VHDL example, the entry of the DE2 development board example of a SOPC-based serial port examples.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.68mb
    • 提供者:zhaochengru
  1. niosii_vga

    0下载:
  2. 基于sopc的VGA的小例子,DE2开发板的例子,不是很复杂,适合初学者。-Small example of sopc VGA, examples of the DE2 development board, is not very complex, suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16.54mb
    • 提供者:zhaochengru
  1. DE2_lcd_clk

    0下载:
  2. 用VHDL写的在DE2开发板上的LCD实现的秒表程序-DE2 development board LCD stopwatch program written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:495.65kb
    • 提供者:zhaochengru
  1. FPGAVHDL

    0下载:
  2. 基于vhdl任意波形发生器,经过测试,里面有很多说明-vhdl wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:212.19kb
    • 提供者:张小米
  1. 69_decoder

    0下载:
  2. 一个译码器实例,对于学习vhdl的初学者可以参考下,也可以作为模块使用-vhdl decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.17kb
    • 提供者:张小米
  1. 34_BUS

    0下载:
  2. 基于VHDL的总线设计的实例,对于设计总线规范的同学可以参考下-vhdl bus data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.63kb
    • 提供者:张小米
« 1 2 ... .22 .23 .24 .25 .26 2727.28 .29 .30 .31 .32 ... 4323 »
搜珍网 www.dssz.com