资源列表
led
- 在Xilinx开发板上实现两个led数码管从0到99按秒来计数的实验。-In the Xilinx development board implements two led digital tube from 0 to 99 seconds to count by experiment.
dianziqin
- 实现电子琴电子设计自动化的功能，利用数控分频器设计硬件电子琴，当按下琴键时，扬声器发出该琴键相对应的音阶，同时数码管显示音阶数字，若为高音时，二极管点亮。
5vadderN
- 第一次上传资料 关于vhdl，不同的变成风格 初学者，希望多多学习-entity adderN is generic(N : integer := 16) port (a : in std_logic_vector(N downto 1) b : in std_logic_vector(N downto 1) cin : in std_logic sum : out s
4v2
- ENTITY maj IS PORT(a,b,c : IN BIT m : OUT BIT) END maj --Dataflow style architecture --Behavioural style architecture using a look-up table ARCHITECTURE using_table OF maj IS BEGIN PROCESS(a,b,c) CONSTANT lookuptable : BIT_VEC
my_simul
- s2 memory file written in vhdl
YS6
- 这个是伊苏六的攻略……非常全也不知能不能用-Ys VI Raiders this is ... ... not a very wide knowledge can not be used
2010-2011EDAdesign
- 这学期的课程设计安排，急需在本站下载点东西，不然不能回去过年了啊。-这学期末的课程设计，急需下载这个，请允许下载。
LEON3
- Leon3 实验指导，cpu ，讲解详细-Leon3 experimental guide, cpu, explain in detail
count
- counter prooooo garammm top
conv_enc
- 卷积码编码，用veriolog实现一个（2,1,3）卷积编码-Convolutional coding, with veriolog implement a (2,1,3) convolutional code
FPGA.doc20070814
- eda的使用,让人知道该如何使用eda，学会使用eda-eda useing,learn
60code
- 本源代码基于VHDL语言，实现了模60的异步复位同步计数功能。-VHDL source code is based on the language, to achieve the synchronization module 60 of the asynchronous reset counter function.