CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .21 .22 .23 .24 .25 2726.27 .28 .29 .30 .31 ... 4323 »
  1. 100vhdl

    0下载:
  2. 这里面有100个程序例子,供参考,供初学者用这些例子做些实验-there is marry progrems,about 100,these can help you do marry experiments
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:228.06kb
    • 提供者:aiqiqi
  1. verilog_Manchester

    0下载:
  2. 曼彻斯特码编码电路,在工业电路中有较好的抗干扰性,而且编码电路简单,容易在FPGA上实现-Manchester encoding circuit, the circuit in the industry in a better anti-interference, and the coding circuit is simple, easily implemented on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.32kb
    • 提供者:史江城
  1. code

    0下载:
  2. 通信中各种码型转换,CMI,HDB3,AMI,HDB等的仿真程序-Communication in a variety of format conversion, CMI, HDB3, AMI, HDB and other simulation programs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.27kb
    • 提供者:郭小沫
  1. LEDs

    0下载:
  2. LEDs VHDL源码 经修改,功能正常,可综合.-LEDs VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:696byte
    • 提供者:TBR
  1. fpuvhdl_latest

    0下载:
  2. the code describle a floating point adder with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:130.05kb
    • 提供者:frank
  1. F_ADD

    0下载:
  2. a adder with verilog-a adder with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.58kb
    • 提供者:frank
  1. VHDL

    0下载:
  2. 分别采用行为描述,数据流描述和结构描述 编写的VHDL代码 同时,含有各自的testbench-Behavioral descr iptions were used, the data flow schema descr iption and VHDL code written at the same time, with their testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:30.77kb
    • 提供者:阿力
  1. chapter4

    0下载:
  2. Verilog HDL的通信系統源代码范例
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.87kb
    • 提供者:吳郭魚
  1. chapter5

    0下载:
  2. Verilog HDL的通信系統-Verilog HDL的通信系統
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.26kb
    • 提供者:吳郭魚
  1. chapter6

    0下载:
  2. 數位調製與解調系統設計 -數位調製與解調系統設計
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.28kb
    • 提供者:吳郭魚
  1. chapter7

    0下载:
  2. RS編解碼系統設計 -RS編解碼系統設計
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:10.33kb
    • 提供者:吳郭魚
  1. verilog

    0下载:
  2. verilog code for the decription of the fsm of the controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.53kb
    • 提供者:s
« 1 2 ... .21 .22 .23 .24 .25 2726.27 .28 .29 .30 .31 ... 4323 »
搜珍网 www.dssz.com