CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .27 .28 .29 .30 .31 2732.33 .34 .35 .36 .37 ... 4323 »
  1. the_complete_verilog_book

    0下载:
  2. verilog 好书对数据建模型描述的很详细-the_complete_verilog_book
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.09mb
    • 提供者:hxl
  1. Digital_Design_Using_Verilog

    0下载:
  2. verilog 好书,语言简单易懂,范例也很实用-Digital Design Using Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.77mb
    • 提供者:hxl
  1. 16bitALU

    0下载:
  2. 一个16位ALU设计,该ALU主要能实现算术运算(加、减、带进位加、带进位减、加1、减1、传输)、逻辑运算(与、或、非、异或、同或、逻辑左移、逻辑右移操作)。-16bitALU vrilog Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.43kb
    • 提供者:Lisa
  1. verilog_faq

    0下载:
  2. 常用的verilog 问题解答,很好的书,可快速查找问题-verilog faq
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:12.22mb
    • 提供者:hxl
  1. FPGA_VD1024E

    0下载:
  2. 用fpga实现工业相机的一篇技术文章,仅供参考-Fpga of industrial camera with a technical article
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:220.84kb
    • 提供者:hxl
  1. verilog_data

    0下载:
  2. Verilog good reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:44.66mb
    • 提供者:robert
  1. electromagnetic_suspension_system

    0下载:
  2. 一篇关于空间电磁悬浮系统中样品监视系统的研制-An electromagnetic suspension system on the space surveillance system for the sample
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:151.29kb
    • 提供者:hxl
  1. FPGA_monitoring

    0下载:
  2. 一片关于基于FPGA的远程图像与温度采集监控系统论文-One on the FPGA-based remote monitoring system image and temperature acquisition papers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:186.57kb
    • 提供者:hxl
  1. decom_new

    0下载:
  2. code to compress LUT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:23.43kb
    • 提供者:shiny
  1. ISE_instruction

    0下载:
  2. ISE 9.1的使用指南,有详细的使用方法和截图描述-ISE instruction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.28mb
    • 提供者:olopgh
  1. dpll

    0下载:
  2. dpll is used to lock the data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.06kb
    • 提供者:jkdgf
  1. ser_para

    0下载:
  2. 用verilog语言来实现并串转换模块,并行输入八个10位,串行输出一个10位。-achieve and serial converter module verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:木一
« 1 2 ... .27 .28 .29 .30 .31 2732.33 .34 .35 .36 .37 ... 4323 »
搜珍网 www.dssz.com