CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .50 .51 .52 .53 .54 2755.56 .57 .58 .59 .60 ... 4323 »
  1. PS2_Demo

    0下载:
  2. lease read your package and describe it at least 40 bytes in English. System will automatically delete the directory of debug and release, so please do not put files on these two directory.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:54.67kb
    • 提供者:taltindag
  1. FFT

    0下载:
  2. 本程序为FFT的一个蝶形运算单元,输入位4位,输出8位,由于乘法器的原因,分实部与虚部,输出也为实部虚部,对其进行组合可实现FFT变换,其中乘法器为快速的列阵乘法器。-FFT butterfly unit, the input bit 4bit output 8bit, due to the multiplier, divided into real and imaginary parts, the output for the real part of the imaginary part o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.08mb
    • 提供者:李莫
  1. fpga

    0下载:
  2. 利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计,不但具有较高的测量精度,而且其测量精度不会随着被测信号频率的降低而下降。为了实现对任意信号进行频率测量,在前端输入加整形电路即可。-The cymoneter that be implemented with using the VHDL (Very High Speed Integrated Hardware Descr iption Language) to program into the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:34.67kb
    • 提供者:张新
  1. xapp1064

    0下载:
  2. Source-Synchronous Serialization and Deserialization (up to 1050 Mb/s)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:192.57kb
    • 提供者:tn
  1. xapp953

    0下载:
  2. Two-Dimensional Rank Order Filter Author: Gabor Szedo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:525.44kb
    • 提供者:tn
  1. spartan6_spice_1.0

    0下载:
  2. spartan-6 spice simulation model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.82mb
    • 提供者:tn
  1. FPGA_VHDL

    0下载:
  2. FPGA编程适用于初学者,对刚学的人有很大的好处-FPGA programming for beginners who have just learned a great advantage
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:375.64kb
    • 提供者:许军
  1. DC

    0下载:
  2. DC综合的重要资料,帮助深刻理解DC综合的全方面-DC Comprehensive important information to help a deep understanding of the DC Comprehensive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:675.86kb
    • 提供者:kk
  1. DC

    0下载:
  2. DC综合的重要资料,帮助深刻理解DC综合,在建立时间和保持时间的设置上很有帮助-DC Comprehensive important information to help a deep understanding of the DC Comprehensive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:675.8kb
    • 提供者:kk
  1. ASICinoutport

    0下载:
  2. VERILOG设计双向端口的详细教程,里面有几个详细例子-VERILOG design a detailed tutorial of the bi-directional port, there are several detailed examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.25mb
    • 提供者:kk
  1. booth

    0下载:
  2. booth乘法器的设计,里面内容详细,很适合新手学习-booth multiplier design, which detailed, it is suitable for novice learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.51mb
    • 提供者:kk
  1. VHDL

    0下载:
  2. 本设计中选用目前应用较广泛的VHDL硬件电路描述语言,实现对路*通灯系统的控制器的硬件电路描述,在Altera公司的EDA软件平台MAX+PLUSⅡ环境下通过了编译、仿真,并下载到CPLD器件上进行编程制作,实现了交通灯系统的控制过程。-And select and use Descr iption Language applying broader VHDL hardware circuit at present in capital being designed, the hardware
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:259.63kb
    • 提供者:陈金峰
« 1 2 ... .50 .51 .52 .53 .54 2755.56 .57 .58 .59 .60 ... 4323 »
搜珍网 www.dssz.com